Многопороговый логический элемент /его варианты/

 

Изобретение относится к области автоматики и вычислительной техники. Может быть использовано для построения различных устройств переработки дискретной информации. Цель изобретения - повышение быстродействия многопорогового элемента. Варианты многопорогового логического элемента объединены единым изобретательским замыслом - реализацией многопорогового элемента-на основе пар элементов И и ИЛИ, расположенных в виде треугольной матрицы. Варианты отличаются организацией связей в зависимости от соотношений числа входов порогов. 4 с.п. ф-лы, 4 ил, 4 табл. с @

СОЮЗ СОВЕТСИИХ

СОЦИАЛ ИСТИЧЕСНИХ

РЕСПУБЛИН (19) (11) (50 4 Н 03 К 19/177

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTHA (21) 3924528/24-21 (22) 08.07;85 (46) 23.01.87. Бюл . Ф 3 (71) Ленинградский ордена Ленина и ордена Красного Знамени механический институт (72) О,Н. Музыченко и В.П. Лукоянов (53) 681.325.65(088.8) (56) Авторское свидетельство СССР

1(284433, кл. Н 03 К 19/23, 1969.

Авторское свидетельство СССР

Ф 629640, кл. Н 03 К 19/23, 1976. (54) МНОГОПОРОГОВЫЙ ЛОГИЧЕСКИЙ ЭЛЕМЕНТ (ЕГО ВАРИАНТЫ) (57.) Йзобретение относится к области автоматики и вычислительной техники.

Может быть использовано для построения различных устройств переработки дискретной информации. Цель изобретения — повышение быстродействия многопорогового элемента. Варианты многопорогового логического элемента объединены единым изобретательским замыс лом — реализацией многопорогового элемента на основе пар элементов И и

ИЛИ, расположенных в виде треугольной матрицы. Варианты отличаются орI ганизацией связей в зависимости от соотношений числа входов порогов °

4 с.п. ф-лы, 4 ил, 4 табл.

Изобретение относится к автоматике и вычислительной технике и может быть использовано для построения различных устройств переработки дискретной информации. 5

Многопороговый логический элемент реализован на основе пар элементов И и ИЛИ, расположенных в виде прямоугольной матрицы. Варианты отличаются организацией связей в зависимости от соотношений числа входов порогов.

Цепь изобретения — повышение быстродействия многопорогового элемента.

На фиг. 1 и 2 приведены схемы пред-15 лагаемого порогового элемента для и = 8; на фиг. 3 и 4 — то же, для п=7.

Многопороговый логический элемент пй — n 20 (фиг. 1) содержит — — — ячеек, каждая из которых содержит. элемент И и элемент ИЛИ с параллельно соединенными входами, образующих матрицу 1.Входы ячеек 1-i (i=1 n/2) соединены с входными информационными шинами 2 устройства. Входы ячейки К-j (К = п

= 2 4,...,п; j = 1,2,...,2 1) соединены с выходом элемента И ячейки (К-1)-j и выходом элемента ИЛИ ячейки (К-1)-(j+I). Входы ячейки m-1 (ш = 3,5,...,n-l) соединены с выходом элемента ИЛИ ячейки (m-2)-1 и выходом элемента ИЛИ ячейки (m-l)-1.Вхои ды ячейки m — - — соединены с выходом

2 и элемента И ячейки (m-1)-(- — 1) и вы2 ходом элемента И ячейки (m-2)-—

2 и

Входы ячейки ш-i (i = 2,3,..., — — 1) соединены с выходом элемента И ячейки (m-1)-(i-1) и выходом элемента ИЛИ 45 ячейки (m-!}-i. Выходы ячеек и-j (j= и

1,2,..., — -1), а также выход элемента ИЛИ ячейки (и-1)-1 и элемента И ... n ячейки (n-1) -" — соединены с выход2 ными информационными шинами 3.

Многопороговый логический элемент по второму варианту (фиг. 2) выпол-! г п -и виде матрицы 1 из 2 ячеек, 55 каждая из которых содержит элемент И и элемент ИЛИ с параллельно соединенными входами. (j= 2,3,..., — -1) соединены с выходом элемента И ячейки (К-1)-(j-1) и выходом элемента ИЛИ ячейки (К-1)-j . Входы ячейки m-i (m=

= 3,5,..., и-1; i = 1,2,..., — — 1) соединены с выходом элемента И ячейки (m 1)-i и выходом элемента ИЛИ ячейки (m-1)-(i+1). Выходы ячеек n-i и (z.- =1,2,..., -).соединены с выходными информационными шинами 3. Многопороговый логический элемент по третьему варианту (фиг. 3) выпол2 и -и нен в виде матрицы 1 из — — — яче2

Входы ячейки К-j ек, каждая из которых содержит элемент И и элемент ИЛИ с параллельно соединенными входами.

1 п-1

Входы ячеек 1-1 (i= 1,2,..., ) соединены с входными информационными шинами 2. Входы ячейки 2-1 со.— единены с входной информационной шиной 2 и выходом элемента ИЛИ ячейки

1-1. Входы ячейки К-1 (К = 4,8,..., и-1) соединены с выходом элемента ИЛИ ячейки (К-2).-1 и выходом элемента ИЛИ ячейки (К-1)-1. Входы ячейки К-j (К = 2,4,..., n-1; j = 2,3,...,-2-) соединены с выходом элемента И ячейки (К-1)-(j-1) и выходом элемента ИЛИ ячейки (К-1)-j . Входы ячейки m-i (m= и-3

3,5,...,п, i = 1,2,. ° ., †-) соединены с выходом элемента И ячейки

90 2

Входы ячеек первого столбца 1-i и (i= 1,2,..., .—, — 1) соединены с входными информационными шинами 2. Входы ячейки 2 — 1 соединены с входной информационной шиной 2 и выходом элемента ИЛИ ячсйки 1-1. Входы ячейки и

2 — — соединены с входной информаци2 онной шиной 2 и выходом элемента И ,и ячейки 1-(- — 1) . Входы ячейки К-1

2 (К = 4,6,...,n) соединены с выходом элемента ИЛИ ячейки (К-2)-1 и выходом элемента ИЧИ ячейки (К-l)-1, вхои ды ячейки К- — соединены с выходом

2 п элемента И ячейки (К-1) — (- — 1) и

2 и выходом элемента И ячейки (К-2)

1285590 (m-1)-j и выходом элемента ИЛИ ячейи-1 ки (m-1)-(j+1). Входы ячейки m - —— соединены с выходом элемента И ячей— и-1 5 ки (m —. 1) — — — и выходом элемента И

n-I ячейки (ш-2)

2 и-1

Выходы ячеек и-i (i= 1,2,..., ) и выход элемента ИЛИ ячейки (n-1)-1 соединены с выходными информационны— ми шинами 3 устройства.

Иногопороговый элемент по четвертому варианту (фиг. 4) выполнен в ви15 де матрицы 1 из — 2 — ячеек, каждая из которых содержит элемент И и элемент ИЛИ с параллельно соединенными входами.

Входы ячеек 1-i (i= 1,2,..., †-) соединены с входными информационными шинами 2 устройства. Входы ячейп-I ки 2- соединены с входной инфор2 мационной шиной 2 и выходом элемени-1 та И ячейки 1- — —. Входы ячейки

К-i (К 2,4,...,п-l; i--1,2.

n — 3

) соединены с выходом элемента И ячейки (К-1)-i и выходом элемента ИЛИ ячейки (К-1)-(i+1) . Входы ячейки п-1

К-() соединены с выходом элемен- 35

2 и-1 та И ячейки (К-1) — (— -) и выходом

2 и-1 элемента И ячейки (К-2)-(— -) . Входы

2 ячейки ш-1 (ш = 3,5,...,п; j = 2,..., п-1 †-) соединены с выходом элемента И

2 ячейки (m-1)-(j-1) и выходом элемента ИЛИ ячейки (m-1)-j. Входы ячейки ш-1 соединены с выходом элемента ИЛИ 45 ячейки (m-2)-1 и выходом элемента ИЛИ ячейки (ш-1)-1. Выходы ячеек n-i (i=

I и-1

1,2,..., †-) и выход элемента И и-1 ячейки (n-1)-(†-) соединены с выход- 50

2 ными информационными шинами 3 устройства.

Функционирование многопорогового логического элемента происходит следующим образом (фиг. 1).

Пусть на входы Х, Х, Х, Xs u

Х поданы единичные логические сиг7 налы.

На выходах логических ячеек матрицы 1 появляются единичные логические сигналы в соответствии с табл.l ..

Т а б л и ц а 1

Номер Номер столбца

1 2 3 4 5 6 7 8

1 1 1 1 1 1 1 1

1 1 1 1 1 1 1 1

2

1 I !

1 1

О 1

1 1

1 1 1

0 1

0 00 1 0

0 0 0

l

4 1

1 1

О О

О

0

П р и м е ч а н и е . Значение в числнтеле соответствует логическому сигналу на выходе элемента ИЛИ ячейки, а в знаменателе — на выходе элемента И ячейки.

Номер строки

Номер столбца

1 2 3 4 5 6 7 8

1 1 1

0 1 1

1 1 1 1.

I 1 1 1 1

1 1 1

0 О О

1 1 1 1

l 1 1 1 1

0 1 0 I

О О 0 0 0

1 1 1

0 0 0

0

0

1

Таким образом, при подаче на входы устройства t единичных логических сигналов (потенциалов) на его выходах с порогами а = 1,2,...,t будут единичные логические сигналы (потенциалы).

Функционирование многопорогового логического элемента по второму варианту происходит следующим образом (фиг. 2) .

Пусть единичные (потенциалы) логические сигналы поданы на входы Х, Х,, Х„Х„Х,.

На выходах логических ячеек матрицы 1 появляются единичные логические сигналы в соответствии с табл.2.

Таблица 2

5 1285590 6

Таким образом, при подаче на вхо Таким образом, при подаче на входы устройства t единичных логичес- ды устройства t единичных логических ких сигналов на его выходах с поро- сигналов íà его выходах с порогами гами а = 1,2,...,t будут единичные а = 1,2,...,t будут единичные логи(потенциалы) логические сигналы. ческие сигналы.

Функционирование многопорогового Следовательно, предлагаемый многологического элемента по третьему ва- пороговый логический элемент обладарианту происходит следующим образом. ет более регулярной структурой и (фиг. 3). большим быстродействием.

Пусть единичные логические сигна- !О лы поданы на входы Х,, Х, Х,, Х, Формула изобретения

Хт ° ч

На выходах логических ячеек мат- - 1. Иногопороговый логический элерицы 1 появляются единичные логи- мент, выполненный в виде матрицы из l ческие сигналы в соответствии с !5 и -и — — — ячеек, каждая из которых содер табл. 3. 2

ТаблицаЗ

Номер Номер столбца

f (I 1 S

1 1 1 1 е!

2

1 1

1 0

1 1 1

0 0 1

0 0

0 0

1 1 0. 0

0 0 0 0

Номер Номер столбца

" " Ы НМ

1 1 1 1 1 1 1

0 .0 0 1 1 1

0 1

0 0

1 0

0 0

0 1 1

0 0 0

1 0 0

0 0 0

0 1

0 0

0 0

0 0. Таким образом, при подаче на вхо ды устройства 1 единичных логических сигналов на его выходах с порогами а = 1,2,...,t будут единичные логические сигналы.

Функционирование многопорогового логического элемента по четвертому варианту происходит следующим образом (фиг. 4) °

Пусть на входы Х<, Х, Х поданы единичные логические сигналы.

На выходах логических ячеек матрицы 1 появляются единичные логические сигналы в соответствии с табл.4.

Т а б л и ц а 4 жит элемент И и элемент ИЛИ с параллельно соединенными входами, о т л ич а ю шийся тем, что, с целью

2р повышения быстродействия, входы i-й и ячейки (i= 1,2,..., 2) первого столбца соединены с входными информационными шинами (2q — 1) и 2i, входы j-й

25 ячейки К-ro столбца (К = 2 4, и; и.

1,2,..., - -1) соединены с выходом элемента И j-й ячейки (К-1)-го столбца и выходом элемента ИЛИ (j+I)30 и ячейки (I(-1)-го столбца, входы i-й

Il ячейки (i = 2,...,— -1) m-го столбца)

m = 3,5,..., n-1 (соединены с выходом элементе и (i-I) — и лчейкн(кг-1) — го

35 столбца и выходом элемента ИЛИ i-й ячейки (m-1)-го столбца, входы первой ячейки прего столбца соединены с выходом элемента ИЛИ первой ячейки (m-2)ro столбца и выходом элемента ИЛИ

40 первой ячейки (ш-1)-го столбца, входы

11 — -й ячейки -ro столбца соединены с

2 п выходом элемента И вЂ” — и ячейки(в-2)—

45 го столбца и выходом элемента И и (- -1)-й ячейки (m-1)-го столбца вы2

Р ходы ячеек п-го столбца, а также выход элемента ИЛИ первой ячейки (n-1)и

50 го столбца и выход элемента И вЂ” и

2 ячейки (n-1)-го столбца соединены с выходными информационными шинами.

2. Многопороговый логический элемент, выполненный в виде матрицы из и -п

Я

55 — — — ячеек, KKKpGH H3 KOTopbM содержит элемент И и элемент ИЛИ с параллельно соединенными входами, о т л ич а ю шийся тем, что, с целью

1285590 и-1 бца (i I,2,..., ††; К

n-!) соединены с выходом

= 2,4,..., элемента И повышения быстродействия, входы i-й п ячейки (i = 1, 2,..., — — 1) первого столбца соединены с выходными информационными шинами 2i и (2 -!), входы 5 первой ячейки второго столбца соединены с первой входной шиной и выходом элемента ИЛИ первой ячейки второи го столбца, входы — -й ячейки второго 1О столбца соединены с и-й входной шип ной и выходом элемента И (- — 1)-й

2 ячейки первого столбца, входы i-й и ячейки (i = 2,..., — -1) К-го столбца (К = 2,4,...,п) соединены с выходом элемента И (i-1)-й ячейки (К-1)-го столбца и выходом элемента ИЛИ i-й ячейки (К-1)-го столбца, входы первой ячейки К-го столбца (К = 4,...,n) соединены с выходом элемента ИЛИ первой ячейки (К-2)-ro столбца и выходом элемента ИЛИ первой ячейки (К-1)25 го столбца входы — -1 ячейки К-го

2 столбца соединены с выходом злеменп та И вЂ” -й ячейки (К-2)-го столбца и

2 и выходом элемента И (- - 1)-й ячейки 3О

2 (К-1)-го столбца, входы i-й ячейки п

m-го столбца (i = 1,2,..., m = 3,5,...,n-l) соединены с выходом элемента И i-.й ячейки (m-I)-го стол- 35 бца и выходом элемента KI8(i+I)-й ячейки (m-1)-го столбца, выходы ячеек и-го столбца соединены с выходными информационными шинами.

3. Многопороговый логический эле- 40 мент, выполненный в виде матрицы из

2 и -и

2 ячеек каждая из которых содерЭ жит элемент И и элемент ИЛИ с параллельно соединенными входами, о т л и- 45 ч а ю шийся тем, что, с целью повышения быстродействия, входы i-й п-1 ячейки (i= 1,2,..., ) первого стол- бца соединены с входными ннформаци- 50 онными шинами 2i и (2i+13, входы первой ячейки второго столбца соединены с первой входной шиной и выходом элемента ИЛИ первой ячейки первого столбца, входы i-й ячейки К-го стол- 55 ! (i-1)-й ячейки (К-1)-го столбца и с выходом элемента ИЛИ i é ячейки (К-1)го столбца, входы первой ячейки К-ro столбца соединены с выходом элемента ИЛИ первой ячейки (К-2)-го столбца и выходом элемента КПИ первой ячейки (К-1)-ro столбца, входы j-й п-3. ячейки ш-го столбца (j = 1,2,..., m — — 3,5,...,n) соединены с выходом элемента И j-й ячейки (ш-1)-го столбца и выходом элемента ИЛИ {j+l)-Й. и-1 ячейки (m — I)-ro столбца, входы и ячейки m-ro столбца соединены с выхои-1 дом элемента И { †-)-й ячейки (m-I)2 ro столбца и выходом элемента И (†-)-й ячейки (m-2)-го столбца выи — 1

У ход элемента ИЛИ первой ячейки {n-1)го столбца и выходы ячеек и-го столбца соединены с выходными информационными шинами.

4. Иногопороговый логический элемент, выполненный в виде матрицы as

2 и -и ячеек, каждая из которых содержит элемент И и элемент ИЛИ с параллельно соединенными входами, отличающийся тем, что, с целью повышения быстродействия, входы i-й ячейки (i= 1,2. п-1

) первого столбца соединены с входными информационными шинами 2i

n-l и 2i-l, входы { †-)-й ячейки второго

2 столбца соединены с выходом элемени-1 та И (†-)-1 ячейки первого столбца

2 и и-й входной шиной, входы 2-й ячейи-3 ки К-го столбца (i-- 1 2

К = 2,4,...,n-l) соединены с выходом элемента И i-й ячейки (К-1)-го столбца н выходом элемента ИЛИ (i+1)-й ячейки (К-l)-ro столбца, входы и-1 (— -)-й ячейки К-го столбца соеди2 и-l иены с выходом элемента И (†)-й

2 ячейки (К-2)-го столбца и выходом и-1 элемента И (— -)-й ячейки (К-1)-го

2 столбца, входы первой ячейки тп-го столбца (ш = 3,5,...,п) соединены с выходом элемента ИЛИ первой ячейки (m-2)-го столбца и выходом элемента

1285590 ячейки

Xr к

ИЛИ первой ячейки (m 1)-го столбца, входы j é ячейки m-ro столбца (j= и-1 — 2,3,..., ) соединены с выходом элемента И (j-1)-й ячейки (m — 1) — ro столбца и выходом элемента ИЛИ j-й ек v-ro

1 п-1 (---)-й

2 единены шинами.

10 (m-1)-ro столбца, выходы ячестолбца и выход элемента И ячейки (n-1)-ro столбца сос выходными информационными

Х3

Составитель О. Скворцов

Редактор H. Тупица Техред Л.Олейник Корректор С. Шекмар

Заказ 7535/57 Тирах 89о Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4