Устройство управления

 

Изобретение относится к вычислительной Технике и может быть зовано в цифровых системах с nnstsif rt I о 9 ( испольмикроst программным управлением, при этом достигается увеличение быстродействия устройства управления за счет устранения холостых тактов работы устройства, т.е. тактов, в которых не вырабатывается ни одного управляющего сигнала. Устройство содержит распределитель 1 сигналов, построенный в виде приоритетного блока с равноправной дисциплиной обсл живания, элементы ИЛР1 2-4, элементы И 5 - 8, группы элементов И 10 и ИЛИ 9. При вьшолнении устройством линейных микропрограмм распределитель сигналов обеспечивает только такие переходы, которые содержат операторные вершины . 1 3,п. ф-лы, 3 ил. О) .

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

А1 (191 (111

m *1,": 06:- 9/- 2

В» Р

С"

% 9

1 с„1

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3956618/24-24 (22) 12.07,85 (46) 1.5.01,87. Бюл.¹ 2

{71) Таганрогский радиотехнический институт им. В,Д.Калмыкова (72) В.А.Авдеев (53) 681.325(088,8) (56) Авторское свидетельство СССР № !042018, кл, 5 Об F 9/22, 1983, Майоров С,А., Новиков Г,И. Принципы организации цифровых машин,—

Л.: Машиностроение, 1974, с,282, рис.7,30, (54) УСТРОЙСТВО УПРАВЛЕНИЯ (57) Изобретение относится к вычислительной технике и может быть использовано в цифровых системах с микроЮ у программным управлением, при этом достигается увеличение быстродействия устройства управления за счет устранения холостых тактов работы устройства, т ° е, тактов, в которых не вырабатывается ни одного управляющего сигнала ° Устройство содержит распределитель 1 сигналов, построенный в виде приоритетного блока с равноправной дисциплиной обслуживания, элементы ИЛИ 2 — 4, элементы И 5

8, группы элементов И 10 и ИЛИ 9. При выполнении устройством линейных микропрограмм распределитель сигналов обеспечивает только такие переходы, которые содержат операторные вершины. 1 з.п, ф-лы, 3 ил.! 2837

Изобретение относится к вычислительной технике и может быть использовано в цифровых системах с микропрограммным управлением, Цель изобретения — увеличение быстродействия устройства исключения холостых тактов.

На фиг.! представлена функциональная схема устройства управления, на фиг,2 — граф-схема линейной микро- О программы, содержащая три пустых перехода; на фиг.3 — граф-схема микропрограммы работы предлагаемого устройства управления (под пустым переХодом, соответствующим холостому !

5 такту работы известного устройства управления понимается тот переход, который начинаЕтся из условной вершины и не содержит какои-либо опера-торной вершины), Устройство содержит распределитель 1 сигналов, три элемента ИЛИ

2 — 4, четыре элемента И 5 — 8, группу элементов ИЛИ 9 и группу 10 элементов И, Устройство имеет первый

11 и второй 12 входы синхронйзации, входы 13 сброса и установки в исходное состояние, входы прямого 14 и инверсного 15 значений первого условия, входы прямого 16 и инверсного r7 зна- 30 чений второго условия, входы прямого

18 и инверсного 19 значений третьего условия, первый 20, второй 21, третий 22, четвертый 23 и пятый 24 выходы. управляюших сигналов. 35

Распределитель 1 сигналов содержит шесть триггеров 25, первую 26 и в,орую 27 группы элементов И и шестивходовый элемент И 28. Распределитель сигналов имеет вход 29 устанонки в исходное состояние, первый 30 тактовый вход, выход 31 признака окончания цикла, второй 32 тактовый вход, шесть сигнальных выходов 33-38, три стробирующих выхода 39-4! и три управляющих 5 входа 42-44, Работу устройства управления рассмотрим на примере выполнения линейной граф-схемы микропрограммы (фиг.2) 0 и граф-схемы микропрограммы работы устройства управления (фиг,3), задаваемой по входам 11 — 13.

Сигнал сброса У1, поступающий на входы установки в "l" триггеров 25 распределителя 1 сигналов устанавливает триггеры 25 единичное состояние.

Затем по сигналу У при наличии соответстнующих единичных сигналов

62 2 условий, например Х, = Х„. -= Х -- I, поступающих на входы элементов И 10 группы, третий, пятый и шестой триг-, геры 25 pacr,ределитеrrr. сигналов устанавливаются в нулевое состояние и исключаются из работы, После завершения этого так;.. при X, = Х

Хэ = 1 н триггер-. 25 хранится код

110100 запросон, Распределитель сигналов выполнен в форме блока приоритета с равноправным обслуживанием, т,е, н соответствии с хранящимся в нем кодом запросов последовательно вырабатываются сигналы на первом 33, втором 34 и четвертом 35 сигнальных выходах распределителя 1 сигналов, Работа распределителя сигналов синхронизируется тактовыми сигналами го входам 30 и 32, В завивисимости от назначения у-стройства управления временное соотношение- тактовых сигналон У и У может быть разным: пересекаемым и непересекаемым, графсхема (фиг,3) приведена для второго случая, т,е. сигнал на сигнальных выходах распределителя 1 возникает дважды: н первый раз для вьгполнения соответствующей i-é микрооперации и во второй раз для сброса триггеров

25, При необходимости легко реализовать и однократное формирование сигналов на выходах распределителя 1 сигналов °

С помощью логических элементов И и ИЛИ 2-8 н соответствии с вьгходными сигналами распределителя сигналов 1 формируются управляющие сигналы

-ra входах устройства управления.

Работа устройства управления продолжается до тех пор, пока нсе триггеры 25 не окажутся в нулевом состоянии, которое фиксируется элементом

И 28. Единичный уровень сигнала с выхода элемента И 28 свидетельствует об окончании цикла работы устройства управления.

При применении предлагаемого устройства управления исключается холостой такт, т,е, повышается быстродействие, поскольку микропрограмма выполняется за 3 такта. формула и з о б р е т е н и я

Устройство управления, содержащее распределитель сигналон,„ три элемента ИЛИ, четыре элемента И, 1!R )i6

1! p11 1 Г ..! 11» p111 111 Та Ктон ы11 в 1Од р;1 с11pe—

JIPJIIIl е 1я сш»- !лов являетс я IIEpBblM выходом синхронизации устройства, вход cGpoc;I является одноименным входом устройства, первый выход распределителей сигналов подключен к первому входу первого элемента ИЛИ, второй вход которого подключен к выходу первого элемента И, первый вход которого подключен к входу прямого значения первого условия устройства, а второй вход — к выходу второго элемента ИЛИ, первый и второй входы которого подключены соответственно ко второму и третьему выходам распре- 15 делителя сигналов, четвертый выход которого подключен к первому входу третьего элемента ИЛИ, второй вход которого соединен с выходом второго элемента И, первый вход которого 20 подключен к входу прямого значения второго условия устройства, а второй вход — к пятому выходу распределителя сигналов и первым входам третьего и четвертого элементов И, вторые входы которых подключены к входу прямого значения третьего условия устройства, третьи входы третьего и четвертого элементов И подключены соответственно к входам инверсного и прямого значений второго условия устройства, выход первого элемента ИЛИ, шестой выход распределителя сигналов, выходы третьего элемента ИЛИ, третьего и четвертого 35 элементов И соединены соответствен— но с первого по пятый выходами устройства, о т л и ч .а ю щ е е с я тем, что, с целью увеличения быстродействия устройства за счет исключения холостых тактов, оно содержит группу элементов И и группу элементов

ИЛИ, причем первые входы элементов И группы подключены к входу установки в исходное состояние устройства, второй "5 вход первого элемента И группы подключен к входу инверсного значения первого условия устройства, второй и третий входы второго элемента И группы подключены соответственно к 5Q входам инверсных значений второго и третьего условий устройства, второй вход третьего элемента И группы подключен к входу инверсного значения первого условия устройства, вы- 55 ходы элементов И группы подключены к первым входам соответствую!1!их элементов ИЛИ группы, вторые входы которых подключены к соответствующим выходам состояния распределителя сигналов, а выходы элементов ИЛИ группы подключены к соответствующим управляющим входам распределителя сигналов, второй тактовый вход которого является вторым входом синхронизации устройства, выход признака окончания работы которого соединен с выходом признака окончания цикла распределителя сигналов.

2, Устройство по п,1, о т л и ч аю щ е е с я тем, что распределитель сигналов содержит шесть триггеров, две группы элементов И и эле11 ll мент И, причем входы установки в триггеров подключены к входу устан ов ки в исходное состояние распределителя сигналов, прямые выходы триггеров подключены к первым входам соответствующих элементов И первой группы, вторые входы которых подключ ены к первому тактовому входу р а си р еделител я сигн алов, инверсный выход i - г о триггера (i = l, . . ., 5 ) подключ ен к (+ ) -му входу с (i + I ) -г о и о последний элементов И первой г руппы, и i -му входу ше с тивходов о г о элемента И, шестой вход которого подключ ен к инверсному выходу шестого триггера, выход ше с тив ходов ог о элемента И является выходом признака окончания цикла распределителя сигнало в, второй тактовый вход которого подключен к первым входам элементов

И второй группы, вторые входы которых соединены с выходами соответствующих элементов И первой группы и подключ ены соответственно к первому, ше с том у, второму, четвертому, пятому и третьему выходам распределителя сигнал о в, выходы первого, в тор о го и ч е тв е р того элементов И второй группы

11 11 подключены к входам установки в 0 первого, второго и четвертого тригг еров соответственно, а выходы третье г о, пятого и ше стого элементов И второй группы являются соответственно первым, в торым и третьим выходами состояния распределителя сигналов, первый, второй и третий управляющие входы которого подключены соотв е т ственно к входам установки в "0 третьего, пятого и шестого триггеров .

1283762

Составитель Н, Захаревич

Редактор Л. Пчелинская Техред Л.Сердюкова Корректор B.. Бутяга

Заказ 7442/47

Тираж 670 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д.4/5

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная,4