Устройство для ввода информации

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано для сбора информации от двухпозиционных датчиков, например, в АСУТП. Цель изобретения - повышение надежности за счет исключения выдачи сбойной информации при включении питания. Устройство содержит формирователь регистр 2 адреса, триггер 3, мультиплексор, 4, два элемента ИЗ, 12, блок 6 оперативной памяти, блок буферной памяти, блок коррекции, генератор 11, компаратор 13, блок управления. Устройство производит циклический опрос датчиков, подключенных к входам мультиплексора. , Состояние каждого датчика сравнивается с его состоянием на предыдущем цикле опроса, хранящемся в блоке оперативной памяти. При изменении состояния какого-либо датчика происходит записькода адреса этого датчика и информации о его состоянии в двух последних циклах опроса (текущем и предьщущем) в блок буферной памяти. После этого выполняется коррекция информации в блоке оперативной . При включении питания срабатывает формирователь и происходит установка триггера в состояние, при котором информационный вход блока оперативной памяти обнулен, а запись информации в буферную память блокирована (подан сигнал сброса). В результате в первом цикле опроса датчиков в блоки оперативной и буферной памяти заносится нулевая информация. По окончании первого цикла опроса триггер изменяет свое состояние, и устройство переходит в рабочий режим. Стирание оперативной и буферной памяти после включения питания исключает передачу ложной информации в первом цикле опроса. 1 ил. (Л

СООЭ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5и 4 С 06 F 3/00 с

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTOPCHOMV СВИДЕТЕЛЬСТВУ (21) 3842166/24-24 (22) 04.01.85 (46) 07.01.87. Бюл. И- 1 (72) Б.А.Калиничев (53) 681.327.8(088.8) ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

Il0 ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (56) Авторское свидетельство СССР

У 783784, кл. G 06 F 3/04, 1979.

Заявка Японии N- 53-46540, кл. G 06 F 3/00, 1978. (54) УСТРОЙСТВО ДЛЯ ВВОДА ИНФОРМАЦИИ (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано для сбора информации от двухпозиционных датчиков, например, в АСУТП. Цель изобретения— повышение надежности за счет исключения выдачи сбойной информации при включении питания. Устройство содержит формирователь 1, регистр 2 адреса, триггер 3, мультиплексор, 4, два эле- мента И 5, 12, блок 6 оперативной памяти, блок буферной памяти, блок коррекции, генератор 11, компаратор

13, блок управления. Устройство производит циклический опрос датчиков, подключенных к входам мультиплексора.

„.я„„1282д7 И. Состояние каждого датчика сравнивается с его состоянием на предыдущем цикле опроса, хранящемся в блоке оперативной памяти. При изменении состояния какого-либо датчика происходит запись кода адреса этого датчика и информации о его состоянии в двух последних циклах опроса (текущем и предыдущем) в блок буферной памяти.

После этого выполняется коррекция информацчи в блоке оперативной памяти.

При включении питания срабатывает формирователь и происходит установка триггера в состояние, при котором.информационный вход блока оперативной памяти обнулен, а запись информации в буферную память блокирована (подан сигнал сброса). В результате в первом цикле опроса датчиков в блоки оперативной и буферной памяти заносится нулевая информация. По окончании первого цикла опроса триггер изменяет свое состояние, и устройство переходит в рабочий режим. "Стирание" оперативной и буферной памяти после включения питания исключает передачу ложной информации в первом цикле опроса,. . 1 ил.

2107

1 128

Изобретение относится к автоматике и вычислительной технике и может быть использовано для сбора информации от двухпозиционных датчиков, например, в АСУТП.

Целью изобретения является повышение надежности устройства за счет исключения выдачи сбойной информации при включении питания.

На чертеже показана функциональная схема устройства.

Устройство содержит (фиг.1) формирователь 1, регистр 2 адреса, триггер 3, мультиплексор 4, первый элемент И 5, блок 6 оперативной памяти, блок буферной памяти, состоящий из блока элементов И 7, регистров 8, элементов И 9 и блока элементов ИЛИ

10, генератор 11, второй элемент

И 12, компаратор 13, блок коррекции, состоящий из элемента НЕ 14, элемента ИЛИ-НЕ 15 и двух триггеров 16 и 17, а также блок управления, состоящий из триггеров 18 и 19.

Устройство работает следующим образом. ,, При включении питания на выходе формирователя 1 появляется сигнал, который устанавливает регистр 2 адреса и триггер 3 в исходное положение. Сигналом с первого выхода триггера 3 на выходе элемента И 5 формируется сигнал логического "0", а сигналом с второго выхода триггера 3

D-триггер 19 устанавливается в единичное положение, а.регистры 8 — в нулевое.

На выходах элементов И 9 формируются =игналы логического "0", триггер 18 сигналом с первого выхода триггера 19 .устанавливается в нулевое положение. Начинается первый цикл опроса датчиков, при котором блок 6 устанавливается в исходное (нулевое) положение. Под воздействием кода, поступающего с выхода регистра 2 адреса на адресные входы мультиплексора 4 и блока 6, выход первого датчика подключается к выходу элемента

И 5, а на выходе блок 6 формируется код, записанный по этому адресу. Код с выхода блока 6 поступает на первый вход компаратора 13, на второй вход которого поступает в это время сигнал логического "0" с элемента И 5;

Если на выходе блока 6 имеется сигнал логической "1", то на выходе компаратора 13 появляется сигнал логическои "1", который, поступая на вход элемента И 12, запрещает прохождение через него импульсов от; генератора 11. Этот же сигнал, инвертируясь элементом НЕ 14, поступает на вход элемента ИЛИ-НЕ 15, сигнализируя о переходе датчика из одного состояния в другое.

При сигнале логической 10 на первом входе (регистр 8 свободен) на выходе элемента ИЛИ-НЕ 15 формируется сигнал логической "1", разрешающий производить запись кода сообщения в блок буферной памяти.

Генератор 11 выдает на своих выходах тактовые импульсы отрицательной полярности, сдвинутые относительно а друг друга на 180 . При приходе пер20 вого тактового импульса с первого выхода генератора (ТИ 1) триггер 16 переходит в единичное положение. Сигналом логической " 1" с его выхода открываются элементы И 7 и код сооб25 щения (код номера датчика и код положения) подается на входы регистра 8, на последний вход регистра поступает сигнал разрешения записи с блока коррекции.

З0 При приходе тактового импульса с второго выхода генератора 11 (ТИ2) на выходах элементов ИЛИ 10 формируются отрицательные импульсы, от заднего фронта которых осуществляется 5 запись кода в регистр 8 . Но записи не происходит, так как на входах, сброса регистров присутствует сигнал сброса с триггера 3.

С приходом второго ТИ1 триггер 17

4р переходит,в единичное положение. Сигналом логической "1" с его выхода осуществляется сброс триггера 16 в нулевое положение и запись кода "0 в память 6 по адресу регистра 2.

45 При одинаковых сигналах на входах компаратора 13 на его выходе формируется сигнал логического "0", разрешая прохождение импульсов через элемент И 12. Очередной импульс переклю5О чает регистр 2 адреса для опроса следующего датчика, а триггер 17 устанавливается в исходное положение, Аналогично записывается код "0" во все ячейки памяти, где до этого была

55 записана логическая "1". После окончания первого цикла опроса на выходе переполнения регистра 2 адреса появляется сигнал, который устанавливает триггер 3 в исходное положение, тем

3 1282 самым подключая через элемент И 5 выход мультиплексора 4 к входу блока 6, а также снимая сигнал сброса с регистров 8 и триггера 19. Таким образом исключается передача ложной информации с устройства после подачи питания.

Г

Во втором и последующих циклах .опроса код датчика, находящегося в аварийном состоянии (код логической "1"), не соответствует коду с выхода 10 блока 6 (код логического "0"). .На выходе компаратора 13 появляется сигнал логической "1", который запрещает прохождение ТИ1 через элемент И 12, а проходя через элемен r НЕ 14, форми- 15 рует на выходе элемента ИЛИ-НЕ 15 сигнал логической "1" (на первом входе элемента ИЛИ-НЕ 15 сигнал логического "0" с выхода элемента И 9 ).

Первый ТИ1 переводит триггер 16 в 20 единичное положение, а триггер 19— в исходное.

Сигнал логической " 1" с выхода триггера 16 поступает на последний вход регистра 8 в качестве сигнала разрешения записи, а также открывает элементы И 7. Код адреса датчика, изменившего свое состояние, и код направления изменения этого состояния подается на выходы-регистра 8 . Первый ТИ2, поступая на входы элементов

ИЛИ 10, записывает по заднему фронту код сообщения в первый регистр.

Второй ТИ 1 переводит триггер 17 в единичное положение. Сигналом логи- 35 ческой "1" с выхода этого триггера осуществляется запись в память аварийного состояния датчика и сброс триггера 16 в нулевое состояние. На выходе компаратора формируется сигнал раз40 решения для прохождения ТИ1 через элемент И 12. Второй ТИ2 сдвигает код сообщения из первого регистра 8 во второй, а в первый записывает код

"000...". 45

Третий ТИ1 переводит регистр 2 адреса в следующее положение для опроса следующего датчика и устанавливает триггер 17 в нулевое положение. Тре- 50 тий ТИ2 сдвигает код сообщения из второго регистра 8 в следующий, а в первые два записываются коды "000...".

Выявление перехода других датчиков 55 из одного состояния в другое и запись сообщений об этих переходах в буферную память осуществляется аналогично описанному.

107 4

Под действием ТИ2 код сообщения переписывается в последний регистр 8 и на последнем его выходе появляется сигнал готовности. При этом на выходе последнего элемента И 9 формируется сигнал логической "1", который поступает на вход элемента И 9 предпоследнего регистра и вход элемента ИЛИ 10.

В первом случае от сигнализируето занятости последнего регистра, а во втором — запрещает прохождение через элемент ИЛИ 10 тактовых импульсов (запрещает запись в последний регистр нового сообщения). После обработки этого, сообщения приходит сигнал квитирования (подтверждения чтения), который переключает триггер 18 в еди ничное положение. Первым ТИ1 триггер

19 переводится в единичное положение.

При этом сигналами с его выхода триггер 18 сбрасывается в исходное положение, а на выходе последнего элемента И 9 формируется сигнал логического "0". Данный сигнал имитирует, что последний регистр 8 свободен. Первым

ТИ2 код сообщения с последнего регистра 8 списывается, а в него записы вается код с предпоследнего регистра.

Второе сообщение, записанное в предпоследний регистр, формирует на выходе элемента И 9 предпоследнего регистра сигнал занятости, который запрещает запись нового сообщения в него и сигнализирует в предыдущий регистр о занятости двух последних регистров и т.д. Сообщение, записанное в первый регистр 8, формирует на выходе И 9 сигнал логической "1 который запрещает прохождение импульсов записи через элемент ИЛИ 10 и сигнализирует на вход элемента ИЛИ—

НЕ 15 о занятости всех регистров блока буферной памяти..

После этого устройство останавливается и ждет до тех пор, пока последний регистр 8 не освободится от сообщения. Сигнал квитирования, по- ступающий с блока управления на..вход последнего элемента И 9, переводит его в нулевое состояние, в результате чего происходит сдвиг информации, записанной в регистрах 8, на одну позицию,.

В результате первый регистр 8 освобождается и снимается сигнал переполнения блока буферной памяти (элемент И 9 переходит в нулевое состояние).

Формула изобретения

Составитель В. Файзрахманов

О. Головач Техред Л. Сердюкова Корректор Л. Пилипенко

Редактор

Заказ 7267/47

Тираж 670 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытйй

113035, Москва, Ж-35 ° Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.Ужгород, ул.Проектная, 4

5 12821

Дальнейшая работа устройства происходит аналогично описанному.

Таким образом, первый цикл работы устройства после включения питания отводится для обнуления блока оперативной памяти, т:е. для исключения передачи сбойной информации, Устройство для ввода информации, содержащее мультиплексор, регистр адреса, блок оперативной памяти, компаратор, блок коррекции, блок управления и блок буферной памяти, информационные выходы которого являются, информационными выходамн устройства, информационные входы мультиплексора являются. информационными входами устройства, информационные выходы 20 регистра адреса соединены с адресны- . ми входами мультиплексора, адреснымн входами блока оперативной памяти и информационными входами группы блока буферной памяти, выход готовности которого является управляющим выходом устройства, выход компаратора соединен с вторым входом блока коррекции, первый выход которого соединен с входом разрешения записи 30 блока буферной памяти, второй выход блока коррекции соединен с входом стробирования блока оперативной памяти, выход которого соединен с первым входом компаратора и вторым ин- :. 35 формационным входом блока буферной памяти, о т л и ч а ю щ е е с я

07 6 тем, что, с целью повышения надежности:устройства за счет исключения выдачи сбойной информации при включении питания, устройство содержит формирователь, триггер, два элемента И и генератор, первый выход которого соединен с вторым входом бло" ка управления, третьим входом блока коррекции и первым входом второго элемента И, выход которого соединен с стробирующим входом регистра адреса, выход переполнения которого соединен с первым входом триггера, первый выход которого соединен с вторым входом первого элемента И, выход которого соединен с первым информационным входом блока буферной памяти, информационным входом блока оперативной.памяти и вторым входом компаратора, выход формирователя соединен с входом сброса регистра адреса и вторым входом триггера, второй выход которого соединен с входом адреса блока буферной памяти, и первым входом блока управления, выход которого соединен с входом подтверждения чтения блока буферной памяти, выход переполнения которого соединен с первым входом блока коррекции, второй вход которого объединен с вторым входом второго элемента И, выход мультиплексора соединен с первым входом первого элемента И, второй выход генератора соединен с входом синхронизации блока буферной памяти, третий вход блока управления являетСя входом квитирования устройства.