Устройство для сопряжения
Изобретение относится к вычислительной технике и может быть использовано в качестве устройства для сопряжения в многоканальных системах сбора, регистрации и обработки информации. Целью изобретения является повьпиение надежности в работе устройства. Устройство содержит блок буферной памяти, первый, второй счетчики, реверсивный счетчик, элемент ИЛИ-НЕ, элемент сравнения, с первого по третий элементы И, первый , второй элементы ИДИ, элемент НЕ, триггер элемент задержки. Устройство при заполнении буферной памяти и при поступлении запроса на запись производит сравнение ценности поступившей и первой подлежащей чтению информации и в зависимости от результата сравнения производит (или не производит) запись поступивших данных в блок памяти устройства для сопряжения. Таким образом в моменты переполнения устройства теряется мен/ пенная информация. -2 ил. § (Л ND 00 00 О)
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСНИХ
РЕСПУБЛИН (5g g G 06 F 13/00
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
Щ1 ЛИ0!".. .л
ГОСУДАРСТ8ЕННЫЙ КОМИТЕТ СССР по делАм изОБРетений и ОтнРытий
Н АВТ0РСНОМУ СВИДЕТЕЛЬСТВУ (21 ) 3891614/24-24 (22) 26.04,85 (46) 23,12.86. Бюл, Ф 47 (72) В.С.Лупиков (53) 681.3(088.!2) (56) Авторское свидетельство СССР
Ф 496551,кл. G 06 F 3/04, 1976, Авторское свидетельство СССР
9 881722, кл. G 06 F 3/04, 198!. (54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИЯ (57) Изобретение относится к вычислительной технике и может быть использовано в качестве устройства для сопряжения в многоканальных системах сбора, регистрации и обработки информации. Целью изобретения является повышение надежности в ра„„Я0„„1278861 А 1 боте устройства. Устройство содержит блок буферной памяти, первый, второй счетчики, реверсивный счетчик, элемент ИЛИ-НЕ, элемент сравнения, с первого по третий элементы И, первый, второй элементы ИЛИ, элемент
НЕ, триггер элемент задержки. Устройство при заполнении буферной памяти и при поступлении запроса на запись производит сравнение ценности поступившей и первой подлежащей чтению информации и в зависимости от результата сравнения производит (или не производит) запись поступивших данных в блок памяти устройства для сопряжения. Таким образом в моменты переполнения устройства теряется мен пенная информация. 2 ил.
1278861
Изобретение относится к вычис-. лительной технике и может быть использовано для сопряжения двух разноскоростных устройств в многока-. нальных системах сбора, регистрации 5 и обработки информации, Цель изобретения — повьш ение достоверности работы устройства за счет исключения потерь информации.
На фиг, 1 приведена структурная схема устройства для сопряжения,на фиг, 2 — структурная схема блока буферной памяти, Устройство содержит блок 1 буферной памяти с информационными входами первой 2 и второй 3 групп и информационными выходами первой 4 и второй 5 групп, первый счетчик 6, второй счетчик 7, реверсивный счетчик 8, элемент ИЛИ-HE 9, выход 10 индикации состояния пустой памяти устройства, вход 11 модификации адреса устройства, элемент 12 сравнения, первый 13, втоРой 14 и тРетий.
15 элементы И, первый 16 и второй
17 элементы ИЛИ, элемент НЕ 18, триггер 19, элемент 20 задержки, выход
21 переполнения памяти устройства, вход 22 синхросигнала записи устрой1 с тва, ус тано воч ный вход 23 устройс тва, Блок 1 буферной памяти (фиг. 2) содержит накопитель 24, коммутатор
25, элемент 26 задержки и формирователь 27, Устройство работает следующим образом.
Перед началом работы сигналом по входу 23 устройства счетчики 6-8 ус40 танавливаются в нулевое состояние.
В режиме записи на входы 3 устройства поступают данные измерительíî о канала в совопровождении его адресного признака на входах 2 устройства и синхросигнала записи на входе
22. Задержанный на элементе 20 задержки синхросигнал записи поступает на входы элементов И 13-15. Величина задержки сигнала на элементе 20 задержки должна быть больше времени за50 держки на триггере 19, При незаполненном блоке 1 буферной памяти на выходе старшего разряда реверсивного счетчика 8 присутствует . низкий уровень сигнала, который через элемент НЕ 18 разрешает прохождение синхросигнала записи через элемент И 15, элемент ИЛИ 16 на синхровход счетчика 6 и на управляющий вход блоха 1 буферной памяти. Этот сигнал, воздействуя на прямой и инверсный входы управления коммутатора 25, подключает к адресным входам накопителя
24 разрядные выходы счетчика 6, проходит элемент 26 задержки на вход формирователя 27, который формирует сигнал записи данных в накопитель 24 по адресу, хранящемуся на счетчике
6. По заднему фронту синхросигнала счетчик 6 и реверсивный счетчик 8 модифицируются, т,е. к их содержимому добавляется единица.
При заполненном блоке 1 буферной памяти по переднему фронту синхросигнала записи производится запись в триггер 19 выходного сигнала элемента 12 сравнения. На выходе элемента 12 сравнения присутствует высокий уровень сигнала, если код адресного признака информации, присутствующий на входах 2 устройства, больше кода адресного признака информации на выходах 4 устройства. В противном случае на выходе элемента 12 сравнения присутствует низкий уровень сигнала. При условии записи в триггер 19 высокого уровня сигнала на его прямом выходе также будет высокий уровень сигнала, который вместе с высоким уровнем сигнала на выходе старшего разряда реверсивного счетчика 8 разрешает прохождение синхросигнала записи через элемент
И 13 на входы элемента ИЛИ 16 и элемента ИЛИ 17, с выходов которых сигналы поступают на синхровходы счетчиков 6 и 7 соответственно, а также на вход управления блока 1 буферной памяти. Сигнал на входе блока 1 буферной памяти обеспечивает запись данных в накопитель 24 по адресу, хранящемуся на выходах счетчика 6, По окончании записи задним фронтом синхросигнала производится модификация счетчиков 6 и .7, т.е. к их содержимому добавляется единица. В случае присутствия высокого уровня сигнала на инверсном выходе триггера 19 при наличии высокого уровня сигнала на выходе старшего разряда реверсивного счетчика 8 синхросигнал записи через элемент И 14 поступает на выход 21 переполнения памяти устройства, свидетельствуя о невозможности записи данных в блок 1 буферной памяти.
1278861
При отсутствии синхросигнала записи на входе 22 устройство вьпполняет операцию чтения данных из блока 1 буферной памяти по адресу, хранящемуся на счетчике 7, выходы которого через коммутатор 25 подключены к адресным входам накопителя 24 в момент чтения. Модификация адреса чтения производится по заднему фронту сигнала на входе 1! устройства, при этом к содержимому счетчика 7 добавляется единица и вычитается единица из содержимого реверсивного счетчика 8. Разрядность реверсивного счетчика 8 на один превышает разрядность каждого из счетчиков
6 и 7, Высокий уровень сигнала на выходе старшего разряда счетчика 8 свидетельствует о состоянии Блок буферной памяти заполнен". Высокий уровень сигнала на выходе элемента
ИЛИ-НЕ 9, т.е. на выходе 10 устройства свидетельствует о состоянии
"Блок буферной памяти пуст". Сигна лы на входах 11 и 12 устройства для нормальной работы устройства должны, быть разнесены во времени, а сигнал на входе 22 должен быть задержан относительно информации на входах 2 устройства на время, достаточное для срабатывания элемента 12 сравнения ° формула изобретения
Устройство для сопряжения, содержащее блок буферной памяти, информационные входы первой и второй групп которого подключены к информационным входам и входам адресного признака устройства, первый и второй информационные выходы которого подключены к информационным выходам соответственно первой и второй групп блока буферной памяти, адресные входы чтения и записи которого подключены соответственно к разрядным выходам первого и второго счетчиков, реверсивный счетчик, группа выходов младших разрядов которого подключена к группе входов элемента ИЛИ-НЕ, .5
50 выход которого подключен к выходу переполнения памяти устройства, вход модификации адреса которого подключен к первому синхровходу реверсивного счетчика, о т л и ч а ю ш е ес я тем, что, с целью повьппения достоверности работы устройства за счет исключения потерь информации, в него введены элемент сравнения, с первого по третий элементы И, первый, второй элементы ИЛИ, элемент
НЕ, триггер и элемент задержки; причем первый, второй входы и выход элемента сравнения соединены соответственно с информационными входами и выходами первой группы блока буферной памяти и с информационным входом триггера, синхровход блока буферной памяти подключен к синхровходу первого счетчика и к выходу первого элемента ИЛИ, первый вход которого соединен с первым входом второго элемента ИЛИ и с выходом первого элемента И, выход старшего разряда реверсивного счетчика подключен к входу элемента ИЛИ вЂ , к первым входам первого и второго элементов
И и через элемент НŠ— к первому входу третьего элемента И, второй вход которого подключен к выходу элемента задержки и к вторым входам первого и второго элементов И, третьи входы первого и второго элементов И подключены соответственно к прямому и инверсному выходам триггера, выход третьего элемента И подключен к второму вхбду первого элемента ИЛИ и к второму синхровходу реверсивного счетчика, вход модификации адреса. устройства подключен к второму входу второго элемента ИЛИ, выход которого соединен со счетным входом второго счетчика, выход второго элемента И соединен с выходом индикации состояния пустой памяти" устройства, вход синхросигнала записи устройства подключен к синхронизирующему входу триггера и к входу элемента задержки, установочный вход устройства подключен к входам сброса первого,второго иреверсивного счетчиков
1278861
Составитель С. Бурухии
Редактор Н.Тупица Техред Л.Олейник Корректор Л,Пилипенко
Заказ 6840/48 Тираж 671 Подписное
ВНИИПИ Государственного комитета СССР. по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб,, д. 4/5
Производственно-полиграфическое предприятие, r, Ужгород, ул, Проектная, 4



