Логарифмический аналого-цифровой преобразователь

 

Изобретение относится к автоматике и вычислительной технике и может быть использовано, в частности, в информационно-измерительных и управляющих системах для получения цифрового значения логарифма входного напряжения . Целью изобретения является расширение области применения. Работа преобразователя происходит итерационно (циклически),при этом каждая итерация всегда состоит из двух тактов, Ъ зависимости от программы коммутации двухпозиционнык переключателей, Написанной в регистр памяти блока синхродазации, преобразователь может работать в девяти различных режимах. 1 з.п. ф-лы, 1 ил. I (Л 1C 4 О5

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕаЪБЛИН а11 4 С 06 С 7/24

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3894894/24-24 (22) 06.05.85 (46) 15. 12 ° 86. Бюл. 1Ф 46 (71) Азербайджанский институт нефти" и химии им. M.Àçèçáåêoâà (72) Т.M.Алиев, А.N.Шекиханов и, Х.А,Исмайлов (53) 681.5 (088.8) (56) Авторское свидетельство СССР

Р 484527, кл. С 06 С 7/24, 1974.

Авторское свидетельство СССР

М - 840947, кл, G 06 G 7/24,,1979. (54) ЛОГАРИФМИЧЕСКИЙ АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЗОВАТЕЛЪ..SU„,, 1277146 A 1 (57) Изобретение относится к автоматике и вычислительной технике и может быть использовано, в частности, в информационно-измерительных и управляющих системах для получения цифрового значения логарифма входного напряжения. Целью изобретения является расширение области применения. Работа преобразователя происходит итерационно (циклически),при этом каждая итерация всегда состоит из двух тактов. В зависимости от программы коммутации двухпозиционных переключателей,записанной в регистр памяти блока синхронизации, преобразователь может работать в девяти различных режимах.

Pg

1 3, II ф-JIbl 1

12

Изобретение относится к автоматике и вычислительной технике и может быть использовано, в частности, в информационно-измерительных и управляющих системах для получения цифрового значения логарифма входного напряжения.

Цель изобретения — расширение области применения.

На чертеже изображена блок-схема логарифмического аналого-цифрового преобразователя.

Преобразователь содержит переключатели 1-4, формирователь 5 экспоненты и логарифмирующий 6 диод, два масштабных резистора.7 и 8, операционный усилитель 9, масштабный усилитель 10, интегратор 11, аналоговый запоминающий элемент 12, преобразователь 13 напряжение — частота (ПНЧ), ключ 14, счетчик 15, регистр 16 памяти, цифроаналоговый преобразователь 17 (ЦАП), блок 18 синхронизации и формирователь

19 импульсов. Блок 18 синхронизации содержит регистр памяти 20, триггер

21, элементы 22 и 23 И-ИЗИ-НВ, дифференцирующую цепочку 24 °

Работа преобразователя происходит итерационно (циклически),при этом ха>к)>ая итерация всегда состоит из двух тактов. В зависимости от правила коммутаттли переключателей 2 и 3 устройство работает в любом из следую>пих девяти режимов (программа коммутации переключателей 2 и 3 записывается в регистр 20 блока 18 сипхропизации, триггер 21 — триггер тактов).

Рассматриваемые 9 режимов разбиты на 3 группы, по 3 режима в каждой.

Группа Л вЂ” логарифмические режимы. В этой группе режимов устройство обеспечивает измерение (в логарифмической шкале) средних„ экспо- ненциальных средних и логарифмических средних величин для постоянных и переменных сигналов произвол:ьной фор> и».

Рассмотрим первый режим устройстBB °

В исходном состоянии счетчик 15 сброшен в ноль (далее сброс осуществляется автоматически), в регистр

16 записан код начального приближения.

Первьпт такт — переключатели 1 и

4 B верхнем поло>кении, переключатели

2 и 3 соответственно в верхнем и

77146

2 нижнем положениях (это положение пе-! реключателей 1-4 приведено на черте>ке). При таком псложении переключателей 2 и 3 операционный усилитель

9 (вместе с формирователем 5 экспоненты и резистором 8) становится экспоненциальным р -Il)G>ollpiM усилителем, экспоненциально усиливая входное напряжение °

Производится интегрирование (по вычитающему входу блока 11) напряжения я с выхода ЦАП 17 в течение интервала времени Т т х — У(1+d) k„J е dx + p) о

На этом первый такт заканчивается.

Второй такт — переключатели 1 и

4 переводятся в нижнее положение, переключатели 2 и 3 также в нижнем положении. При таком положении переключателей 2 и 3 операционный усилитель 9 становится обычным масштаб45 ным усилителем, коэффициент передачи которого равен отношению сопротивлений резисторов 8 и 7 (в нашем случае указанный коэффициент равен 1, так как Rg = R@). Производится интегрирование (по суммирующему входу

50, интегратора 11) измеряемого входного сигнала х(С.) в течение того же интервала времени Т

Т (x. = x — () ()+a) k, ) 55 Т о

+ tY (1+ы) k„x(t) dt о

g (()+ ) k„ f

О е dt +(1+ а

e dt где х — начальное напряжение ино . тегратора; г — выходное напряжение ЦАП

17;, равное преобразуемому коду на входе ЦАП;

7 — коэффициент передачи масштабного усилителя 10;

25 — коэффициент передачи ини тегратора 11; о и р — соответственно мультипликативная и аддитивная погрешности, Аналоговый запоминающий элемент

12 находится в режиме хранения (старого значения), импульсы ПНЧ 13 через открытьпс ключ 14 в течение всего первого такта поступают в счетчик

15, образуя код z

3 т

127? 146 — (1+Й) k„ f x(t) dtj, о где х, — новое улучшенное приближение на выходе интегра,ора.

Аналогичный запоминающий элемент 12 открыт — в течение всего второго такта выходное напряжение интегратора 11 непрерывно записывается в аналоговый запоминающий элемент 12 °

На этом одна итерация заканчивается. По ее окончании на выходе ПНЧ

13 получаем новое, уточненное значение частоты f(Ä. Вторая итерация проводится полностью аналогично первой.

Первый такт — переключатели 1 и

4 переводятся в верхнее положение, переключатели 2 и 3 соответственно в верхнем и нижнем положениях.

Код z), из счетчика 15 переписыва ется в регистр 16, после чего импульсом дифференцирующей цепочки 24 счетчик 15 сбрасывается в ноль. . Производится интегрирование напряжения z, с выхода ЦАП 17 в течение интервала Т

-() (1+.!) (, f, dt + Pi, 50 о где х „— напряжение на выходе интегратора, полученное после первой итерации.

Импульсы ПНЧ 13 через открытый ключ 14 в течение всего первого такта поступают в счетчик 15, образуя новыи код 2 ° .Второй такт — переключатели 1 и

4 переводятся в нижнее положение, 40 переключатели 2 и 3 также в нижнем положении.

Производится интегрирование измеряемого входного сигнала(x(t) в течение того же интервала времени T

Т 45 1 х! = х, -(У (1+с!) k J е . dt +1t)+ т

+ L Ó (1+ы) k„x(t) dt +Pl

О т

Г

z, х = х — p (1+Ы) k I е dt

О (1+3) k х(1 ) dt (2)

О где х — новое, улучшенное приближение на выходе интегратора 11.

Аналоговый запоминающий элемент

12 открыт — в течение всего второго такта напряжение с выхода интегратора 11 непрерывно записывается в аналоговый запоминающий элемент 12. На выходе ПНЧ 13 поступает новое, уточненное значение частоты Г

На этом вторая итерация закончена. Все последующие итерации проводятся аналогично описанному. В реI зультате через п итераций, как следует из (1) и (2);получаем т х =x — gf(1+k) k f e dt

Π— (1+!) k f x(t) dt) (3)

Р

0 где х — выходное напряжение интег1) ратора 11 íà и-й итерации; я — код, записанный в регистре

16.

С ростом числа итераций величины х„ и х „,, все ближе и ближе подходят к своему установившемуся значению х ..В пределе, в установившемся режиме, выходная величина интегратора

11 от итерации к итерации не меняется, т.е. х„ = х „, = х . Как следует из алгоритма (3), выражение в фигурных скобках равно нулю т т (1+of) k e dt — (1+Ы) k x(t) о о

dt = 0 (4) где z — код в регистре 16 в установившемся режиме, Из (4) следует

Т 2 т

z+ е dt = x(t) dt, (5)

О о т.е. в установившемся режиме отрицательные приращения выходной величины интегратора 11 в первом такте равны положительным приращениям во втором такте. При этом, как следует из (5), аддитивные и мультипликативные погрешности блоков корректируются и не входят в окончательный результат.

Вынося в (5) е ) за знак интеграла

Т и учитывая, что J dt xx Т, окончательно получаем

Т

z = 1п (— — x(e.) dt ° (7) г 1 (Т о

Таким образом, в установившемся режиме выходная величина всего устройства равна интегральному среднему значению в логарифмической шкале.

Для постоянных входных величин х из (7) имеем z = 1пх, что соответствует режиму уСтройства-прототипа., 1277146

На этом анализ и описание первого режима работы завершены.

Рассмотрим второй режим устройства. Измерение экспоненциальных средних в логарифмической шкале.

В исходном состоянии счетчик 15 сброшен в ноль, а в регистр 16 записан код начального приближения х

Переключатели 2 и 3, задающие режим работы всего устройства, на все время работы установлены соответственно в верхнее и нижнее полох<ения .

Работа устройства происходит итерационно, при этом каждая итерация, как и ранее, состоит из двух тактов.

Первый такт — переключатели 1 и

4 вновь в верхнем положении. Производится интегрирование напряжения

z с выхода ЦАП 17 в течение интервала времени Т (7) 7 х ()!)+ы) k f e" de+р). с

Аналоговый запоминающий элемент 12 находится в режиме хранения старо.го значения. Импульсы ПАЧ 13 через открытый ключ 14 (в течение всего первого такта) поступа)от в счетчик

15, образуя Новый код zird,.

Второй такт — переключатели 1 и

4 переводятся в нижнее положение.

Производится интегрирование (по суммирующему входу блока 11 ) измеряемого входного сигнала в течение того же интервала времени Т

Г

7о х = х — y!Г{1+ ) 1<. e dt— 1 о и {т) о (1+a) k „) е dt о где х — новое, улучшенное приближение на выходе интегратора 11.

Аналоговый запомий<ающнй элемент

12 открыт — выходное напряжение интегратора 11 непрерывно переписывается в блок 12. По .окончании второго такта (и одной итерации в целом) на выходе ПАЧ 13 получаем новое, уточненное значение частоты.

Вторая итерация проводится г.;олностью аналогично первой.

Первый такт — переключатели I u

4 в верхнем положении. Код z! из счетчика 15 переписывается в регистр

16, после чего импульсом дифференциальной цепочки 24 счетчик 15 сбрасывает ÿ в ноль ° Производится интегрирование напряжения z с выхода

ЦАП 17 в течение интервала времени T

На этом вторая итерация завершена. Проводя все последующие итерации аналогично описанному (7) и (8), получим для и-й итерации

7 х =- х „-g (1+сl.) k e dt—

1, Xit) 1<

35 — (1+).) k, е dt) (9) с

С ростом числа итераций х„ х „х

В установившемся режиме выходная величина интегратора 11 от итерации к итерации не меняется: х = х, =х

Как следует из (9), это означает равенство нулю в1.1ражения в фигурных скобках в (9)

Т Т ()+d) !с, f e de — <)+d) k„e" с с

dt = О, (10) Из { 10) следует

50 Т Т

Je" de =. f e de !))) о с (z ) — код в регистре 16 в устано- . ф вившемся режиме) . Вынося в (11) е за знак интеграла и учитывая, что

dt = Т, окончательно получаем

x(t)

z = 1nj — — е dt т

Π(12) T — IY ()+a) k j e de 0 )3!

О

Импульсы ПНЧ 13 через ключ 14 поступают в счетчик 15, образуя новый код z

10 Второй такт — переключатели 1 и

4 переводятся в нижнее положение.

Производится интегрирование входного сигнала в течение интервала времени Т

Т х = х -11((1+Ы) k e dt

2 (и

Т

x(t) а (1+or.) k e dt (8 ) о

Аналоговый запоминающий элемент 12 открыт — выходное напряжение интегратора 11 в течение всего второго такта непрерывно записываются в блок 12. На выходе ПНЧ 13 получаем

25 новое уточненное значение частоты

1277146 (17) 35

Группа Б — антилогарифмические

50 Режимы.

Таким образом, в установившемся ре-: жиме выходная величина всего устройства равна экспоненциальному среднему значению x(t) в логарифмической шкале, При этом, как следует из (10), (11) и (12), аддитивные и мультипликативные погрешности блоков исключаю;— ся и не входят в окончательный результат.

Третий режим. Измерение логариф10 мических средних в логарифмической шкале.

Вновь в исходном состоянии счетчик 15 сброшен в ноль, а в регистр

16 записан код начального приближения zz.

Переключатели 2 и 3, задающие режим работы всего устройства, на первом такте каждой итерации нахо— 20 дятся соответственно в верхнем и нижнем положениях, а на втором так- " те каждой итерации меняют свое положение на противоположное, Первый такт — переключатели 1 и

4 в верхнем положении. Переключатели 2 и 3 соответственно в верхнем и нижнем положениях.

Производится интегрирование напряжения z с выхода ЦАП 17 в течео ние интервала времени Т т х -(У(1+и) k, f e dt +(4J . о

Импульсы ПНЧ 13 через ключ 14 поступают в счетчик 15, образуя новый код 2) а

Второй такт — переключатели 1 и

4 в нижнем положении, переключатели 2 и 3 соответственно в нижнем и 40 верхнем. Благодаря такому положению переключателей 2 и 3, операционный усилитель 9 превращается в логарифмический усилитель .

Производится интегрирование (по суммирующему входу блока 11) изме(ряемого входного сигнала x(t) в течение интервала Т т х, = х -(7(1+Ы) k„ f e dt +Pj + т

+(Ю(1+П) k (1n x(t) dt +pi

Т х = х,-4((1+x) k S e dt т

О 55 (1+са) k„1ï x(t) dt (13) о

В течение всего второго такта выходное напряжение блока 11 переписывается в аналоговый запоминающий элемент 12. На выходе ПНЧ 13 получаем новое, уточненное значение частоты f

На этом первая итерация завершена, вторая итерация проводится аналогично первой, в результате чего, как следует из (13), получим

= x,-4 ((1+и) k„,J т о (1+и) k J (и x(t) dt) (14) о

Осуществляя все последующие итерации аналогично описанному, получим для и-й итерации т х = х — 141(1+Ы) k 1 е" dt—

)4 т 0 (1+4) k„ f (и x(t) dt J (15)

1 0

В установившемся режиме х = х

= х, а выражение в фигурйых скобках в (15) равно нулю

T т (1+с(,) k e dt — (1+Ы) ktd

0 О

° 1п x(t ) at = 0 (16) Из (16) следует т т

z+ е dt = 1n x(t) -dt

0 0

Отсюда, окончательно, получаем т

1n — — 1n х (t) dt (18)

Т

Таким образом, в рассматриваемом третьем режиме работы выходная величина всего устройства равна логарифмическому среднему значению x(t) в логарифмической шкале. При этом, как следует из (16), (17) и (18), адцитивные и мультипликатнвные погрешности блоков вновь корректируются и не оказывают влияния на окончательный результат.

В этой группе режимов устройство обеспечивает измерение средних,экспоненциальных средних и логарифмических средних величин постоянных и переменных сигналов произвольной формы. При этом получаемые результаты представлены в антилогарифмической (экспоненциальной) шкале.

1277146 (1+d) k„ / 1п x* dt

x(t) dt = 0.

9 — (1"") k„}

0 (20) Из (20) получаем т Т

1n z dt = x(t) dt (21) (22) Четвертый режим устройства. Измерение средних в антилогарифмической шкале.

Исходное состояние счетчика 15 и регистра 16 такое же, как и в предыдущих режимах.

Переключатели 2 и 3, задающие режим работы всего устройства, устанавливаются в первом такте каждой итерации в нижнее и верхнее положение (соответственно), а на втором такте каждой итерации — оба переключателя в нижнем положении.

Рассмотрим сразуп-ю итерацию (все предыдущие итерации проводятся аналогично).

Первый такт — переключатели t и

4 в верхнем положении, переключатели 2 и 3 соответственно в нижнем и верхнем положениях.

Операционный усилитель 9 становится логарифмическим усилителем. Производится интегрирование напряжения с выхода ЦАП 17 т х -(1 (1+d) k, } ln a dt + P), о

Импульсы ПНЧ 13 через открытый ключ

14 поступают в счетчик 15, образуя новый код z< .

Второй такт — переключатели 1 и

4 в нижнем положении, переключатели 2 и .3 тоже в нижнем положении.

Операционный усилитель 9 работает как масштабный усилитель (повторитель). Производится интегрирование входного сигнала x(t) (по суммирующему входу блока 11) т х = х, — (х(((1+0(.) k ln z dt + Р J+ т о

+(т (нх) k f x(t) dt +(a)

O т х х „P f(1+ca) 1т ln 2 dt т

0 (1+Ы) k, f x(t) dt} (19)

Полученный алгоритм описывает работу устройства на всех итерациях и =

=0,1,2,.... На выходе ПНЧ 13 получаем новое значение частоты.

С ростом и выходная величина интегратора 11 стремится к установившемуся значению х . В установившемся режиме х = х „, = х при этом, как следует из (19), выражение в фигурных скобках в (19) равно нулю () Сс теперь, вынося ln z за знак интеграла и учитывая, что (dt = Т, окончательно имеем 0

Т вЂ”," I ()м

z = е

15 1 T — ant(la f — — J x(t) dt}

Выражение (22) показьпзает, что выходная величина устройства в этом

20 режиме работы равна интегральному среднему значению х(С) я антилогарифмической шкале. Как следует из (20), (21) и (22) аддитивные и мультипликативные погрешности блоков, как и ранее, корректируются и не входят в окончательный результат.

Пятый режим устройства. Измерение экспоненциальных средних в антилогарифмической шкале.

30 Исходное состояние — счетчик 15 сброшен в ноль, в регистре 16 записан код начального приближения z, Переключатели 2 и 3, задающие режим работы всего устройства, уста-. навливаются в первом такте каждой итерации в нижнее и верхнее положение (соответственно), а во втором такте меняют свое пол:ожение на про" тивоположное.

40 Рассмотрим и-ю итерацию.

Первый такт — переключатели 1 и

4 в верхнем положении, переключатели 2 и 3 соответственно в нижнем и верхнем. Операционный усилитель 9

45 работает в режиме логариф)мического усилителя.

Производится интегрирование напряжения z с выхода ЦЛП 17

Т .О x, (t (1-) k f 1. -.dt+))

Импульсы ПНЧ 13 поступают в счетчик

15, образуя новый код к h+ 1

Второй такт — переключатели 1 и

4 в нижнем положении, переключатели

2 и 3 соответственно в верхнем и нижнем. Операционный усилитель 9 работает в режиме экспоненциального решающего усилителя.

Производится интегрирование входного сигнала x(t ) т (@()+d) )t j 1п п,dt «(1)+ т (() О

+ (У (1+()() k, j e dt + 3); о т х = х — 1d/(1+()() k (ln z dt ()+ 1 т и ) (1+д,) k e dt (23) о

Алгоритм (23) описывает работу устройства на всех итерациях n = О, 1, 2, На выходе ПНЧ 13 новое значение частоты f . С ростом числа итераh 2-1 ций и выходная величина блока 11 стремится к установившемуся значению х . В пределе х = х = х, а из (23) имеем т (1+К) k I ln z» dt т о, х(1) — ()+и) и„) и dt = О . о

Отсюда следует т т

lп z" dt = е, dt (24) о 0 теперь, вынося ln z за знак ин рала, окончательно получаем к (Ф)

z =eo

Отсюда тег- т т

f lп 2 dt = lп x(t) dt

0 о

Вновь вынося ln z за знак интеграла, получаем (25) 35, (1„(а),)1

z = е

Таким образом,код z " в регистре 16 равен экспоненциальному среднему значению x(t) в антилогарифмической шкале. При этом погрешности блоков, как и ранее, корректируются.

Шестой режим. Измерение логарифмических средних в антилогарифмической шкале.

Исходное состояние всех блоков такое же, как и в других рех(имах. (27) Переключатели 2 и 3, задающие режим работы устройства на все время работы, устанавливаются соответственно в нижнее и верхнее положения.

Операционный усилитель 9 работает в режиме логарифмического усилителя.

Рассмотрим и-ю итерацию.

Первый такт — переключатели 1 и

4 в верхнем положении.

Производится интегрирование напряжения z ñ выхода ЦАП 17

p x(t) = antiln — — j e dt

Т о

77146 12 т

x — j1 (1+() k (In z dt +p). о

Импульсы ПНЧ 13 поступают в счетчик

17, образуя код zÄ+, Второй такт — переключатели 1 и

4 в нижнем положении. Производится интегрирование входного сигнала x(t) т х = х -(У (1+8) k„(lп z„dt +P)+ т

+ (t ()+и) (t. f )t x(t) dt +(1; о т х = х g (1+(2() k lп z dt

tt+1

Т

И

t (к (1+о() k„ ln x(t) dt . (26) о

Полученный алгоритм описывает работу устройства при всех n=0,1,2,..., С ростом числа итераций устройство стремится к установившемуся режиму. В пределе х,.) = х„,= х*, как следует из (26), выражение в фигурных скобках равно нулю т

25 (1+х) k„) ln z dt—

» от (1+с() k, ln x(t) dt = О с

= ап 1п 1 --- ln x(t) dt >

Т о

40 что соответствует логарифмическому среднему значению в антилогарифмической шкале. Заметим, что выражение (27) представляет собой аналог сред45 него геометрического для непрерывных сигналов т

1с 1„Х вЂ” 1„ХЖ()т- 2(1(()(Х),...)(п) т) е "о

= е е

Как и в рассмотренных режимах, аддитивные и мультипликативные погрешности блоков корректируются и не входят в окончательный результат (27), Группа B — линейные режимы.

В этой группе режимов устройство обеспечивает измерение средних, 1277146

Т

k z dt о

dt f . (28) х = x — (cf(l+d) +1 1 т (1+et) 1c, f x(t) 30

1 k(f)

z = †; — е

dt

Т о (31) 1

z = x(t) dt о (29) (29), экспоненциальных средних и логарифмических средних значений постоянных и переменных сигналов произвольной формы. При этом получаемые результаты представлены в обычной (линейной) шкале.

Седьмой режим. Измерение средних значений в линейной шкале.

Исходное состояние как и в других режимах. Переключатели 2 и 3 на всех итерациях в нижнем положении.

Операционный усилитель 9 работает как повторитель.

Рассмотрим п-ю итерацию.

Первый такт — переключатели 1 и

4 в верхнем попожеиии.

Интегрирование по вычитающему входу блока 11

Т 20

- (у ((+cc) 1 J dr. +(11 °

Импульсы ПНЧ 13 поступают в счетчик

15, образуя новый код z

Второй такт — переключатели 1 и

4 в нижнем положении.

Интегрирование x(t) па суммирующему вхоцу блока 11 о

С ростом числа итераций х — х х 111 35

В установившемся режиме, как следует из (28), имеем т (1+() ) k,„j z . d.t— о T

40 — (1+а) (c, f x(t) dt = 0 .. о

Отсюда после очевидных преобразова-! ний получаем

f 45

Выражение (29) определяет известное интегральное среднее, являющееся 50 аналогом среднего арифметического для непрерывных сигналов. Для постоянных измеряемьж величин x(t) = х „ =

= сапз1; рассмотренный, режим дает z»=, z, т.е. стандартное аналого-цифровое преобразование в линейной шкале. При этом погрешности блоков вновь корректируются и не входят в

14

Восьмой режим. Измерение экспою ненциальных средних в линейной шкале.

Исходное состояние без изменений.

Переключатели 2 и 3 устанавливаются на первом такте каждой итерации оба в нижнее положение., на втором такте соответственно в верхнее и нижнее положение.

Рассмотрим п-ю итерацию.

Первый такт — переключатели 1 и

4 в верхнем положении.

Интегрирование по вычитающему входу интегратора 11

Т х, -1 ((1+ж) k„) z dt + Р1 . о

Импульсы ПНЧ 13, поступая в счетчик 15, образуют новый кад к(1(+ 1

Второй такт — переключатели 1 и

4 в нижнем положении. Благодаря переключателям 2 и 3 операпианный усилитель 9 работает в режиме экспоненциального решающего усилителя.

Интегрирование по суммирующему входу интегратора 11

1 х„,,= х, — У (1+ы) k„) z„dt— хЫ (1+ac) k (е dt . (30) о

С ростом числа итераций устройство стремится к установившемуся режиму, в котором х, = х, =- х, что, как

)-1 1 следует из (30), означает

Т (1+<) 1, f z" dt—

Х(01 (1. Ы) 1с, J e dt = О.

Отсюда, сокращая (1- -с ) k . и вынося

Ф 11

z за знак интеграла, окончательна получаем т

Выражение (31) и есть йскамое эксноненциальное среднее значение сигнала x(t).

Девятый режим. Измерение логарифмических средних в линейной шкале, Исходное сос гояние - без изменений. Переключатели 2 и 3 устанавливаются на первом такте каждой итерации оба в нижнее положение, а на в арой соответственно в нижнее и верхнее.

Рассмотрим и-к> итерацию.

1277146

Первый такт — переключатели 1 и 4 в верхнем положении. Интегрирование по вычитающему входу интегратора 11

Т

- ff (1+Ы) k. z„dt +P3 о

Импульсы ПНЧ 13 образуют в счетчике

15 новый код г„, .

Второй такт — переключатели 1 и

4 в нижнем положении. Операционный усилитель 9 благодаря переключателям 2 и 3 переведен в режим экспоненциального усилителя.

Интегрирование по суммирующему входу блока 11 т

10 х = х — g{(1+4) k z, dz— т (I+z) k„J 1п х(с) dz } . (31)

О

Из (31) для установившегося режима работы устройства получаем

Т (1+0 ) k z dt т

0 — (1+а) k. J Ы x(t) dt = О .

25 о

Отсюда, после очевидных упрощений, окончательно получаем

1

Т

1п x(t ) dt . (32) Форм.ла изобретения

1 . Логарифмический аналого-цифровой преобразователь, содержащий- первый переключатель, подключенный . первым сигнальным входом к информационЗаметим, что аддитивные и мультипликативные погрешности блоков вновь корректируются и не оказывают влияния на окончательйый результат. Таким образом, как следует из приведенного описания режимов рабо- 4О ты, устройство обеспечивает измерение девяти различных интегральных характеристик постоянных и переменных сигналов произвольной формы, .в числе которых среднее (интегральное), 45 экспоненциальное среднее и логарифмическое среднее входных измеряемых сигналов. При этом результат измерений может быть представлен в любой из трех (выбираемых по желанию)

50 шкал — линейной, логарифмической и антилогарифмической. ному входу преобразователя, а выходом — к входу формирователя экспоненты, аналоговый запоминающий элемент, выход которого через последовательно соединенные преобразователь напряжение — частота и ключ соединен со счетным входом счетчика, выход которого соединен с информационным входом регистра памяти, соединенного выходом со входом цифроаналогового преобразователя, формирователь импульсов, вход которого соединен с шиной напряжения питающей сети, а выход — с тактовым входом блока синхронйзации, первый выход которого соединен с управляющим входом ключа и управляющим входом аналогового запоминающего элемента, о т л и ч а ю.шийся тем, что, с целью расши рения области применения, в него введены логарифмирующий диод, два масштабных резистора, второй, третий и четвертый переключатели, операционный усилитель, масштабный усилитель и интегратор, выход которого соединен с информационным входом аналогового запоминающего элемента, а прямой и инверсный входы соединены с соответствующими выходами четвертого переключателя, информационный вход которого соединен с выходом масштабного усилителя, соединенного входом с выходом операционного усилителя и выходом третьего переключателя, сигнальные входы которого соединены с катодом логарифмического диода и первым выводом второго масштабного резистора, второй вывод которого соединен с анодом логарифмирующего диода и инвертирующим входом операционного усилителя, соединенного с выходом второго переключателя, сигнальные входы которого соединены с выходом формирователя экспоненты и первым выводом первого масштабного резистора, второй вывод которого соединен с выходом первого переключателя, второй сигнальный вход которого соединен с выходом цифроаналогового преобразователя, неинвертирующий вход операционного усилителя подключен к шине нулевого потенциала, первый выход блока синхронизации подключен к управляющим входам первого и четвертого переключателей, управляющему входу аналогового запоминающего элемента и входу разрешения записи регистра памяти, второй, третий и четвертый вы17

1277146

Составитель И.Зайцев

Редактор А.Гулько ТехредИ.Ходанич Корректор,M.Ñàìáoðñêàÿ

Заказ 6669/44 . Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва,, Ж-35, Раушская наб., д,4/5

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная,4

Ходы блока синхронизации подключены

Соответственно к входу обнуления счетчика, управляющим входам второго и третьего переключателей.

2, Преобразователь по п.1, о т— л и ч а ю щ и и с. я тем, что блок синхронизации содержит регистр памяти, два элемента И-ИЛИ-НЕ и дифференцирующую цепочку, счетный вход триггера подключен к тактовому входу блока синхронизации, а прямой выход является первым выходом блока синхронизации, подключен к первым входам первого и второго элементов

И-ИЛИ-НЕ и через дифференцирующую цепочку к второму выходу блока синхронизации, инверсный выход триггера подключен к вторым входам первого и второго элементов И-ИЛИ-НЕ, третьи и четвертые входы которых соединены соответственно с первым, вторым и третьим, четвертым выходами регистра памяти, выходы первого и второго элементов И-ИЛИ-НЕ являются соответственно третьим и четвертым выходами блока синхронизации.