Преобразователь параллельного кода в последовательный

 

Изобретение относится к вычислительной технике, а именно к устройствам преобразования информации, и может найти применение в системах передачи данных по цифровым каналам с преобразованием параллельного кода в последовательный. Упрощение кон струкции преобразователя обеспечивает преобразование параллельного кода в последовательный без предварительной информации о формате вводного кода, что позволяет повысить его быстродействие. Преобразователь параллельного кода в последовательный содержит регистр сдвига, два дешиф ,ратора нуля, генератор импульсов и переключатель режима. 1 ил. (Л Q

СОЮЗ СОВЕТСНИХ соцИАлистичесних

РЕСПУБЛИН

„„SU„„1275781 A 1 (51)4 H 03 М 9 00 ъг г;;. с

ОПИСАНИЕ ИЗОБРЕТЕНИЯ e

Ф

К АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

flO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3927653/24-24 (22) 11.07.85 (46) 07.12.86. Бюл. У 45 (72) А.А.Федосеенко (53) 681.325(088.8) (56) Авторское свидетельство СССР

У 1159165, кл. H 03 И 9/00, 1984.

Авторское свидетельство СССР

У 1119002, кл. G 06 F 5/04, 1983. (54) ПРЕОБРАЗОВАТЕЛЬ ПАРАЛЛЕЛЬНОГО

КОДА В ПОСЛЕДОВАТЕЛЬНЫЙ (57) Изобретение относится к вычислительной технике, а именно к устройствам преобразования информации, и может найти применение в системах передачи данных по цифровым каналам с преобразованием параллельного кода в последовательный. Упрощение кон струкции преобразователя обеспечивает преобразование параллельного кода в последовательный без предварительной информации о формате входного кода, что позволяет повысить его быстродействие. Преобразователь параллельного кода в последовательный содержит регистр сдвига, два дешиф, ратора нуля, генератор импульсов и переключатель режима. 1 ил.

1275781

Изобретение относится к вычислительной технике, а именно к устройствам преобразования информации, и может найти применение в системах передачи данных по цифровым каналам с преобразованием параллельного кода в последовательный.

Целью изобретения является увели-, ченйе быстродействия за счет упрощения конструкции.

На чертеже приведена функциональная схема предлагаемого преобразователя.

Преобразователь параллельного кода в последовательный содержит регистр 1 сдвига, первый дешифратор 2 нуля, генератор 3 импульсов, второй дешифратор 4 нуля и переключатель 5 режима работы.

На чертеже обозначены соответственно информационный вход 6, информационный выход 7, вход 8 управления и управляющий выход 9 преобразователя.

Преобразователь работает следующим образом.

Преобразуемый параллельный код с входа 6 подается на входы разрядов последовательно-параллельного регистра 1 сдвига. 11ри поступлении им;; пульса запуска с управляющего входа

8 преобразователя переключатель 5 режима формирует сигнал, переводящий последовательно-параллельный регистр сдвига в режим параллельной записи

При поступлении первого импульса с генератора 3 импульсов (по его пе.реднему фронту) происходит запись в разряды последовательно-параллельного регистра 1 сдвига параллельного кода, поступившего на вход 6. После записи на выходах разрядов последовательно-параллельного регистра 1 сдвига появляется записанная комбинация параллельного кода, поступающая на входы дешифратора 2 нуля. На его выходе появляется сигнал, информирующий о том, что произведена запись параллельного кода и началось преобразование, поступающий на выход

9 управления преобразователя и первый вход переключателя 5 режима. При появлении данного сигнала переключатель 5 режима формирует сигнал, переводящий последовательно-параллельный регистр 1 сдвига в режим последовательного сдвига. Второй, третий и последующие импульсы генератора

55 ды регистра сдвига являются информаS

3 будут сдвигать информацию, записан ную в последовательно-параллельный регистр 1 сдвига, в сторону младших и обнулять содержимое триггеров регистр.а 1.

Вся содержащаяся в последовательно-параллельном регистре 1 сдвига информация записанного кода будет последовательно появляться на выходе

Q, и поступать на выход 7 преобразователя в последовательном коде. После обнуления содержимого регистра 1 на выходе дешифратора 2 нуля сигнал информирующий о том, что идет преобразование, отсутствует. Это .значит, что преобразователь готов к повторению цикла записи и преобразования параллельного кода. Изменяя комбинацию на выходе 6 и подавая импульс на управляющий вход 8 преобразователя можно повторять цикл преобразования.

При появлении на входе 6 параллель. ного кода на выходе дешифратора 4 нуля появляется сигнал, который поступает на второй вход переключателя

5 режима, вызывая начало преобразования параллельного кода в последовательный. Для управления работой преобразователя достаточно менять комбинацию параллельного кода на входе 6 при условии, что перед очередной сменой комбинации на входе 6 должны на короткое время присутствовать одни нули (для формирования импульса на выходе дешифратора 4 нуля).

Управление работой переключателя

5 режима ведется по переднему фронту импульса, поступающего на его второй или третий вход. Наличие сигнала на выходе 9 управления преобразователя свидетельствует о том, что идет преобразование, отсутствие — что преобразование закончилось.,Формула изобретения

Преобразователь параллельного кода в последовательный, содержащий ре" гистр сдвига,, информапионные входы которого соединены с соответствующими входами первого дешифратора нуля, и генератор импульсов, выход которого соединен с входом синхронизации регистра сдвига, информационные вхоционными входами преобразователя, отличающийся тем, что, с целью повышения его быстродействия

1275781

Составитель Б. Ходов

Техред Л.Сердюкова

Корректор, N. Демчик

Редактор А. 111андор

Заказ 6582/58 Тираж 816 Подписное

ВПИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5.Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, в него введены второй дешифратор нуля и переключатель режима работы, выход которого соединен с входом управления регистра сдвига, информационный выход младшего разряда которого 5 является информационным выходом преобразователя, выход первого дешифратора нуля соединен с первым входом переключателя режима работы и является управляющим выходом преобраэователя, информационные входы регистра сдвига объединены с соответствующими входами второго дешифратора нуля, выход которого соединен с вторым входом переключателя режима работы, выход генератора импульсов соединен с третьим входом переключателя режима работы, четвертый вход которого является входом управления преобразователя.

Преобразователь параллельного кода в последовательный Преобразователь параллельного кода в последовательный Преобразователь параллельного кода в последовательный 

 

Похожие патенты:

Изобретение относится к вычислительной технике

Изобретение относится к автоматике и вычислительной технике и может быть использовано при автоматизированном программируемом обмене массивами данных между устройствами, одно из которых работает в параллельном , а другое в последовательном коде

Изобретение относится к автоматике и вьтислительной технике и может быть использовано при построении буферных запоминающих устройств каналов и устройств обмена

Изобретение относится к вычислительной технике, может быть использовано в системах передачи и преобразования цифровых данных и позволяет повысить быстродействие

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении преобразователей из па раллельной формы представления информации в последовательную

Изобретение относится к вычислительной технике и может быть использовано В системах сбора, обработки и передачи информации

Изобретение относится к вычислительной технике и может быть использовано в системах преобразования цифровых данных и их передачи по широкополосным каналам

Изобретение относится к автоматике и вычислительной технике и предназначено для выполнения операции преобразования параллельного кода в последовательный код сообщения с программируемой длительностью паузы начала преобразования после запуска преобразователя и программируемым форматом преобразования, формирования синхроимпульсов сопровождения сообщения, трех битов состояния и контрольного бита четности с обеспечением программной возможности вставки его в конец сообщения и может быть использован при построении контроллеров локальной сети

Изобретение относится к вычислительной технике и предназначено для выполнения операции преобразования последовательного двоичного кода в параллельный код

Изобретение относится к цифровой вычислительной технике и может быть использовано в процессорах ЭВМ и в устройствах цифровой автоматики

Изобретение относится к вычислительной технике

Изобретение относится к автоматике и вычислительной технике и предназначено для использования в цифровых системах обмена массивами данных между устройствами

Изобретение относится к вычислительной технике и может быть использовано для преобразования биполярного трехуровневого последовательного кода в однополярный параллельный код

Изобретение относится к вычислительной технике и может найти применение в радиолокационных станциях одновременного сопровождения по дальности путем математического стробирования больщого количества объектов различной протяженности и в других системах цифровой обработки сигналов с различным целевым назначением
Наверх