Запоминающее устройство с автономным контролем

 

Изобретение относится к области вычислительной техники, а именно к запоминающим устройствам с автономным контролем, вьтолненным из интегральных микросхем, Целью изобрете .ния является повышение точности контроля , осуществляемого устройством. Устройство в основном варианте содержит накопитель, состоящий из М (где М-целое число К-разрядных, где ) модулей памяти, с адресными управляющими и численными входами, первую и вторую группы формирователей сигналов четности, первую группу элементов И, первую группу элементов ИЛИНЕ , вторую группу элементов И, пер вьй и второй формирователи сигналов четности. Устройство содержит также первую и вторую группы формирователей контрольных сигналов по модулю три, третью группу элементов И, вторую группу элементов ИЛИ-НЕ, четвертую группу элементов И, третий и четвертый формирователи сигналов четности , блок сравнения. Во-втором-пятом вариантах выполнения устройство содержит накопитель, выполненный из К К-разрядных (где К 6,5,7,8) модулей памяти, а также содержит первую и вторую группы элементов ИЛИ и групо о пы элементов И с пятой по восьмую. В предложенном устройстве для четы (Л рехразрядных модулей памяти обнарус живаются все ошибки кратностью одинтри разряда и не обнаруживается четырехкратная ошибка, а именно переход комбинации 0000 в комбинацию 1111 и наоборот. Поскольку каждая комбинация hS может перейти в другую (это для сим метричных ошибок)., то общее количест4 во возможных переходов равно 2 х X 2 - 1 240. Процент необнаруживаемых ошибок равен 0,83. Если учесть только однонаправленные ошибки, то процент обнаруживаемых ошибок будет равен 93,7%. 8 з.п.ф-лы. 11 ил. 1 табл.

СО1ОЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК,(51)4 С 11 С 29/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н Д ВТОРСНОМЪ(СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР °

flO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3666716/24-24

- (22) 24.1! .83 (46) 30.11.86. Бюл. № 44 (71) Московский ордена Ленина и ордена Октябрьской Революции энергетический институт (72) Г.А. Бородин (53} 681.327(088) (56) Электроника, 1982, ¹ 11, с.54-59.

Путинцев Н,Д,, Аппаратурный конт роль управляющих цифровых вычислительных машин, М, "Сов,радио", 1966, с.391-396, рис, ЧТТ.9 (54) ЗАПОМИНА1ОЩЕЕ УСТРОЙСТВО С АВТОНОМНЫМ КОНТРОЛЕМ. (57) Изобретение относится к области вычислительной техники, а именно к запоминающим устройствам с автономным контролем, выполненным из интегральных микросхем, Целью изобретения является повышение точности конт роля, осуществляемого устройством.

Устройство в основном варианте содержит накопитель, состоящий из M (где

М-целое число К-разрядных, где К=4) модулей памяти, с адресными управляющими и численными входами, первую и вторую группы формирователей сигналов четности, первую группу элементов И, первую группу элементов ИЛИ.,SU 1274004 A 1

НЕ, вторую группу элементов И, первый и второй формирователи сигналов четности. Устройство содержит также первую и вторую группы формирователей контрольных сигналов по модулю три, третью группу элементов И„ вторую группу элементов ИЛИ-НЕ, четвертую группу элементов И, третий и четвертый формирователи сигналов четности, блок сравнения. Во-втором-пятом вариантах выполнения устройство содержит накопитель, выполненный из Y.

К-разрядных (где К = 6,5,7,8) модулей памяти, а также содержит первую и вторую группы элементов ИЛИ и группы элементов И с пятой по восьмую.

В предложенном устройстве для четырехразрядных модулей памяти обнаруживаются все ошибки кратностью одинтри разряда и не обнаруживается четырехкратная ошибка, а именно переход комбинации 0000 в комбинацию llll u наоборот, 1Тоскольку каждая комбинация может перейти в другую (это для симметричных ошибок).,то общее количество возможных переходов равно 2 х х 2 — 1 = 240 ° Процент необнаружива 4 емых ошибок равен 0,83, Если учесть только однонаправленные ошибки, то процент обнаруживаемых ошибок будет равен 93,7Х. 8 з,п.ф-лы. 11 ил.

1 табл.

1 12

Изобретение относится к вычислительной технике, а именно к запоминающим устройствам с автономным контролем, выполненным из интегральных микросхем, Цель изобретения — повышение точности контроля, На фиг,l представлена функциональная схема устройства, выполненного из четырехразрядных модулей памяти; на фиг,2 — 5 " функциональные схемы вариантов выполнения предложенного устройства соответственно из шестипяти- семи- и восьмиразрядных модулей памяти; на фиг,6 — распределение входов и выходов устройства на группы; на фиг,7 — 11 — функциональные схемы наиболее предпочтительных вариантов подключения элементов устройства к одной группе входов (или выходов) устройства соответственно для четырехвосьмиразрядных групп входов (выходов).

Предложенное устройство содержит (фиг,l) накопитель 1, состоящий из М (где М вЂ” целое число К-разрядных, причем К=4) модулей 2 памяти с адресными 3, управляющими 4,5 и числовыми 6 входами, первую 7 и вторую 8 группы формирователей сигналов четности, первую группу элементов И 9, первую группу элементов ИЛИ-НЕ ) О, вторую группу элементов И 11, первый 12 и второй 13 формирователи сигналов четности, На фиг,l обозначены контрольные входы 14 и числовые выходы

l5 накопителя 1. Устройство содержит также первую 16 и вторую 17 группы формирователей контрольных сигналов по модулю три, третью группу элементов И 18, вторую группу элементов

ИЛИ-НЕ 19, четвертую группу элементов И 20, третий 21 и четвертый 22 формирователи сигналов четности, блок 23 сравнения со входами 24 и выходами 25 °

Предложенное устройство содержит (см.фиг,2 — 5) накопитель 1, выполненный из М К-разрядных (где К=6,5, 7 и 8 соответственно) модулей 2 па мяти, а также первую 26 и вторую 27 группы элементов ИЛИ и группы элементов И 28-31 с пятой по восьмую.

На фиг.6 обозначены M (где M .— число модулей 2 памяти в накопителе

1) групп по К (где К вЂ” число разрядов модуля 2 памяти) разрядов, на которые распределяются адресные 3 и

74004 а

5

35 числовые 6 входы и числовые выходы

15 накопителя, Число формирователей

7,8,.16 и 17 элементов И 9,11,18,20, 28-31, элементов ИЛИ-НЕ 10,19 и элементов ИЛИ 26, 27 в каждой группе равно числу М модулей 2 памяти в накопителе 1.

На фиг.7 — 11 показаны функциональные схемы подключения одной Кразрядной группы, например, входов

6„ (где К от четырех до восьми соответственно) к одним из формирователей 7;, 16; (где 1 с i <И), одним из элементов ИЛИ-НЕ 10, элементов И 9;, 11,, 28; и 29. и элементов ИЛИ 26 при этом на формирователь 7 . постуйа1 ют все разряды входов 6, на элементы

И 9, например, первый и второй разряды на один из элементов И 9, а третий и четвертый разряды — на другой элемент И 9 на формирователь 16

Э входы 6 поступают следующим образом : все разряды с нечетными

/ номерами поступают на входы с весом — . один, а все четные — на входы весом два, Таким образом, каждая К-разрядная группа входов 6 (аналогично входов

3 и выходов 15) является независимой от других групп входов.

Предложенное устройство работает следующим образом, Работу рассмотрим на примере основногo IIa1IHaH a BbtnoJIHpHHH устройства (см.фиг.l и 7).

В режиме записи по входам 3 (см, фиг.l) поступают адресные коды ячеек, в которые будут записываться коды чисел. На входе 4 устанавливается потенциал разрешения записи. Коды чисел поступают на входы 6. Сформированные в формирователях 7 признаки (лог.l если кодичество единиц в коде нечетно) поступают на формирователь

12, который вырабатывает значение первого контрольного разряда накопителя 1. Значение второго контрольного разряда образуется в формирователе 21 из следующих групп сигналов: из элемента ИЛИ-НЕ 10 поступает сигнал в соответствии с третьей колонкой таблицы, т,е, единица присутствует в этом разряде, если число единиц в коде равно 0 или четырем, а также поступает сигнал с двух элементов И 11, который позволяет записать единицу во второй разряд конт1274004

Продолжение таблицы рольного кода, если количество еди- . ниц равно трем.

Таблица поясняет принцип формирования контрольных разрядов чисел, имеющих одинаковое количество единиц в коде. В первой колонке таблицы! указывается количество единиц в соответствующей К-разрядной группе входов, вторая колонка показывает значения контрольных кодов на выходах формиро- 10 вателя 7 и элемента ИЛИ-HE 10 (см, фиг,7), В третьей колонке таблицы указаны ,значения контрольных кодой на выходах формирователя 16, а в четвертой колонке - контрольный код, который поступает на входы 14.

Число

II 1 II коде числа на выходе формиро вателя

161! 7)" на вхо- дах 14 (выходах формирователей !

3 и 22) на выходе формирователя

7/8 и элемента

ИЛИ-HE

11 (19) Ol

01

00

00. Число и 1 11

Для семи- и восьмиразрядных модулей памяти коде числа на входах 14 (выходах формирователей

13 и 22) на вына выходе формирователя

7/8 и элемента

ИЛИ-НГ

11 (19) ходе формиро вателя

10

1 (17) 01

0l

00

01

01!

00

10

01

10

01

О!

О1

00

01

01

40 8

О) 1000

l0

10

После задержки, необходимой для формирования значений контрольных

45 разрядов, на вход 5 подается разрешающий сигнал и производится запись числа и значения его контрольных размеров в информационные и контрольные разряды накопителя !, 50 В режиме считывания формирование контрольных разрядов выполняется в формирователях 8, 17, 13,22, элементах ИЛИ-HE 19 и элементах И 18 20 аналогично описанному выше при за55 писи.

Сформированные значения контрольных разрядов с выходов формирователей 13, 22 поступают на входы блока

10

01

01

10

01

10

10

Значения контрольного кода

Для четырехразрядных модулей памяти, Для пяти, -шестираэрядных модулей памяти

Значения контрольного кода

74004!

15 вой группы соединены с числовыми

20 входами накопителя, первые входы

30

1.Запоминающее устройство с авто- 4р номным контролем, содержащее накопитель, группы формирователей сигналов четности, группы формирователей контрольных сигналов по модулю три, фор-. мирователи сигналов четности и блок 45 сравнения, выход которого является; контрольным выходом устройства, причем выходы формирователей сигналов четности первой группы соединены с входами первого формирователя сигна- 50 лов четности, выход которого подключен к первому контрольному входу накопителя, числовые входы которого соединены с входами одних из формирователей сигналов четности первой группы и одних из формирователей контрольных сигналов по модулю три первой группы, числовые выходы на5 12

23, которые сравниваются в кодами считанными с контрольных разрядов накопителя 1 на входы 24, При несовпадении этих контрольных кодов на выходе 25 появляется сигнал ошибки.

Контроль адресных цепей производится аналогичным образом.

Формирование контрольных кодов для пятиразрядных модулей 2 памяти выполняется в соответствии со схемами на фиг.3 и фиг.8, для шестиразрядных — в соответствии с фиг,2 и фиг.9, для семиразрядных — в соответствии с фиг,4 и фиг,10, а для восьмиразрядных — в соответствии с фиг.5 и фиг,11, Значения контрольных кодов для всех вариантов выполнения устройства приведены в соответствующих строках таблицы

Таким образом, в предложенном устройстве для четырехразрядных модулей 2 памяти обнаруживаются все ошибки кратностью один-три разряда и не обнаруживается четырехкратная ошибка, а именно переход комбинации 0000 в комбинацию 1111 и наоборот. Поскольку каждая комбинация может перейти в другую (это для симметричных ошибок}, то общее количество возможных переходов равно 2 - 2 4 -1=

240. Процент. необнаруживаемых ошибок равен 0,83, Если учесть только однонаправленные ошибки, то процент обнаруживаемых ошибок будет равен 93,77..

Формула изобретения копителя подключены к входам одних из формирователей контрольных сигналов по модулю три второй группы и входам одних из формирователей сигналов четности второй группы, одни из входов блока сравнения подключены соответственно к первому контрольному выходу накопителя и к выходу второго формирователя сигналов четности, входы которого подключены к выходам формирователей сигналов четности второй группы, о т л и ч а ющ е е с я тем, что, с целью повы" шения точности контроля, в него введены третий и четвертый формирователи сигналов четности, группы элемен" тов ИЛИ-НЕ и группы элементов И, причем входы одних из элементов И перэлементов И второй группы и элемен-, тов ИЛИ-НЕ первой группы подключены к выходам формирователей сигналов

1 четности первой группы, вторые входы — соответственно к выходам эле-; ментов И первой группы и к выходам формирователей контрольных сигналов по модулю три первой группы, а выходы — соответственно к входам первой группы и к входам второй группы третьего формирователя сигналов четности, выход которого соединен с вторым контрольным входом накопителя, входы одних из элементов И третьей группы соединены с числовыми выходами накопителя, первые входы элементов И четвертой группы и элементов ИЛИ-НЕ второй группы подключены к выходам формирователей сигналов четности второй группы, вторые входы — соответственно к выходам элементов И третьей группы и к выходам формирователей контрольных сигналов по модулю три второй группы, а выходы — соответственно к входам первой группы и к входам второй группы четвертого формирователя сигналов четности, выход которого и второй конт" рольный выход накопителя соединены с другими входами блока сравнения, 2. Устройство по п,2, о т л и ч а ю щ е е с я тем, что в него введены группы элементов И с пятой по восьмую, первая и вторая группы элементов ИЛИ, причем первые входы элементов И пятой и седьмой групп подключены соответственно к выходам элементов И первой и третьей групп, 1274004

7 первые входы элементов И шестой и восьмой групп соединены соответственно с выходами элементов ИЛИ первой и второй групп, входы одних из элементов ИЛИ первой группы подключены к числовым входам накопителя, числовые выходы которого соединены с входами одних из элементов ИЛИ второй группы, выходы элементов И пятой и шестой групп подключены соответст- rp венно к входам третьей и четвертой групп третьего формирователя сигналов четности, выходы элементов И седьмого и восьмого групп соединены соответственно с входами третьей и четвертой групп четвертого формирователя сигналов четности.

3. Устройство по пп,1 и 2, о т— л ич аю ще ес я тем, что вторые входы элементов И шестой группы соединены с числовыми входами накопителя, числовые выходы которого подключены к вторым входам элементов И восьмой группы, 25

4. Устройство по и.1, о т л и ч аю щ е е с я тем, что в него введены первая и вторая группы элементов ИЛИ и группы элементов И с пятой по восьмую, причем первые входы элементов И щ пятой и шестой групп подключены к.выходам элементов ИЛИ первой группы, вторые входы — соответственно к выходам формирователей сигналов четности пе вои группы и к выходам элемен 35 тов И первой группы, а выходы — соответственно к входам третьей и четвертой групп третьего формирователя сигналов четности, выходи элементов ИЛИ второй группы подключены к первым 40 входам элементов И седьмой и восьмой групп, вторые входы которых соединены соответственно с выходами формирователей сигналов четности второй группы и с выходами элементов И треть-45 ей группы, а выходи — соответственно с входами третьей и четвертой групп четвертого формирователя сигналов четности, выходы одних из элементов ИЛИ первой группы и третьи входь| элементов И второй и пятой групп подключены к числовым входам накопителя, числовые выходы которого соединены с входами одних из элементов ИЛИ второй группы и третьими входами элементов И четвертой и седьмой групп.

5, Устройство по п,1, о т л и ч аю щ е е с я тем, что в него введены первая и вторая группы элементов ИЛИ и группы элементов И с пятой по восьмую, причем выходы элементов ИЛИ первой группы подключены к первым входам элементов И пятой и шестой групп и третьим входам элементов И второй группы, вторые1входы элементов И пятой и шестой групп соединены соответственно с выходами формирователей сигналов четности первой группы и с выходами элементов И первой группы, а выходы — соответственно с входами третьей и четвертой групп третьего формирователя сигналов четности, выходы элементов ИЛИ второй группы подключены к первым входам элементов И седьмой и восьмой групп и третьим входам элементов И четвертой группы, вторые входы элементов И седьмой и восьмой групп соединены соI ответСтвенно с выходами формирователей сигналов четности второй группы и с выходами элементов И третьей группы, а выходы — соответственно со входами третьей и четвертой групп четвертого формирователя сигналов четности, входы одних из элементов KIH первой и второй групп подключены соответственно к числовым входам и к числовым выходам накопителя, 6. Устройство по и ° 1, о т л и ч аю щ е е с я тем, что адресные входы накопителя соединены со входами других формирователей сигналов четности первой и второй групп, других формирователей контрольных сигналов по модулю три и других элементов И первой и третьей групп.

7. Устройство по пп,1,7,5 и 6, отличающееся тем, что входы других элементов ИЛИ первой и второй групп соединены с адpecrrbmrr входами накопителя, 8, Устройство по пп.1,3,6 и 7, отличающееся verr что адресные входы накопителя подключены к третьим входам элементов И шестой и восьмой групп °

9. Устройство по пп.1,4,6 и 7, отличающее с я тем, что апресные входы накопителя соединены с четвертыми входами элементов И второй, четвертой, пятой и седьмой групп.

1274004 иа.!

274004

5 4 ие.

/le у

) 274004

7.с

6r

6g

6э.

66

813

K 13

l 27.4004

1в в.к

Фиа.sss ко

Составитель Т, Зайцева

Техред N. Ходанич

Корректор Л, Обручар

Редактор А, Долинин

Подписное

Заказ 6483/51 Тираж 543

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб,, д,4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул, Проектная, 4 !