Устройство для последовательного выделения единиц и п- разрядного двоичного кода

 

Изобретение относится к вычислительной технике, может быть использовано в ассоциативных запоминающих устройствах, в схемах выбора приоритета и является усовершенствованием устройства по авт. св. № 1107124. Целью изобретения является расширение области применения за счет обеспечения возможностей выдачи кода крайней единицы, вьщеления единиц с выдачей кода выделенной единицы и подсчета количества единиц в коде. Устройство для последовательного выделения единиц из п-разрядного числа содержит счетчик, три группы элементов И, элемент НЕ, пять элементов И, два элемента ИЛИ, группу элементов ИЛИ, группу элементов НЕ, регистр. 1 ил. (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

m 4 С Об F 9/46

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н А ИТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (61) 1107124 (21) 3915542/24-24 (22) 25. 06. 85 (46) 30.11.86. Бюл. У 44 (72) Ю.Ф. Шостак, Д.И. Кишиневский, В.M. Беда и О.П. Орлов (53) 681.325(088.8) (56) Авторское свидетельство СССР

У 1107124, кл. G 06 F 9/46, 1983. (54) УСТРОЙСТВО ДЛЯ ПОСЛЕДОВАТЕЛЬНОГО ВЫДЕЛЕНИЯ ЕДИНИЦ ИЗ и-РАЗРЯДНОГО ДВОИЧНОГО КОДА (57) Изобретение относится к вычис— лительной технике, может быть использовано в ассоциативных запомиФ

„„SU„„A 2 нающих устройствах, в схемах выбора приоритета и является усовершенствованием устройства по авт. св.

У 1107124. Целью изобретения является расширение области применения за счет обеспечения возможностей выдачи кода крайней единицы, выделения единиц с выдачей кода выделенной единицы и подсчета количества единиц в коде. Устройство для последовательного выделения единиц из и-разрядного числа содержит счетчик, три группы элементов И, элемент НЕ, пять элементов И, два элемента ИЛИ, группу элементов ИЛИ, группу элементов НЕ, регистр. 1 ил.

1273930

Изобретение относится к вычислительной технике, может быть использовано в ассоциативных запоминающих устройствах, схемах выбора приоритета и является усовершенствованием устройства, по авт. св, У 1107124.

Цель изобретения — расширение области применения за счет обеспечения возможностей выдачи кода крайней единицы вьщеления единиц с выдачей кода выделенной единицы и подсчета количества единиц в коде.

На чертеже приведена структурная схема устройства.

Устройство содержит группу элементов И 1, группу элементов И 2, группу элементов ИЛИ 3, группу элементов

НЕ 4, регистр 5, группу кодовых входов 6 устройства, группу информационных выходов 7 устройства элемента

И 8, группу элементов И 9, счетчик

10, кодовые выходы 11 устройства, элемент И 12, тактовый вход 13 устройства, вход 14 режима устройства, элементы И 15, 16, элементы ИЛИ 17, 18, элемент И 19, элемент НЕ 20, вход 2! режима устройства.

Устройство работает следующим образом.

Предлагаемое устройство является многофункциональным. В зависимости от состояния входов 14 и 21 оно выполняет следующие функции: "0" на входах 14 и 21 — устройство прерывания, выдается код крайней правой единицы; "0" на входе 21, "1", на входе 14 — выделение единиц с вьща— чей кода выделенной единицы; "1" на входах 14, 21 — вьщеление единиц с подсчетом их количества.

Предположим, что на кодовые входы 6 устройства подана комбинация с единицей в пятом и седьмом разрядах.

На выходах всех элементов ИЛИ 3 присутствуют "1", так как единичный выход с седьмого разряда регистра 5 соединен с входами всех элементов

ИЛИ 3 группы. Из группы элементов

И 2 "1" срабатывает только на седьмой элемент, на выходе которого выделяется первая единица их входной кодовой комбинации, которая поступает на соответствующий информационный выход 7. Если на управляющие входы

14, 21 подан "0", то через открытые элементы И 9 в счетчик 10 записывается код 1110, который поступает на кодовые выходы 11 . Этот код соответ. ствует единице в седьмом разряде.

Если "0" подан на вход 21, а "1" на 14, то как и в первом случае на кодовом выходе присутствует код первой единицы 1110.

При подаче тактового импульса по входу 13 триггер седьмого разряда устанавливается в нулевое состояние и на выходах шестого и седьмого элементов ИЛИ действует "0 . В результате на выходе седьмого элемента И 2 . группы устанавливается "0, а на выходе пятого устанавливается "1",т.е. вьщеляется вторая единица. Кроме того, в счетчик 10 заносится код выделенной второй единицы 1010. При подаче следующего импульса триггер пятого разряда регистра 5 устанавливается в нулевое состояние и устройство готово к приему следующей кодовой комбинации.

Если на управляющие входы 14 и

21 подана "1", то в этом случае группа элементов И 9 блокируется, а элемент И 8 деблокируется и разрешает поступление на счетный вход счетчика 10 тактовых импульсов через элемент И 12. Устройство в этом случае выделяет единицы их входной комбинации и ведет подсчет тактов, поданных на устройство, т.е. количество единиц в комбинации и с выхода счетчика после окончания выделения снимается код количества единиц в комбинации.

Применение изобретения позволяет расширить область применения устройства.

Формула изобретения

Устройство для последовательного выделения единиц из и-разрядного двоичного кода по авт. св. Р 1107124, о т л и ч а ю щ е е с я тем, что, с целью расширения области применения путем обеспечения возможностей выдачи кода крайней единицы, выделения единиц с выдачей кода вьщеленной единицы и подсчета количества единиц в коде, оно содержит счетчик, третью группу элементом И, пять элементов И, два элемента ИЛИ, элемент

НЕ, выход которого соединен с первыми входами элементов И третьей группы, выходы которых соединены соответственно с разрядными входами счетчика, входы первого элемента ИЛИ соединены

3 1273930 с выходами нечетных элементов И второй группы, первый и второй входы второго элемента ИЛИ вЂ” соответственно с выходами первого и второго эле ментов И, первые входы которых соединены соответственно с выходами второго и шестого элементов ИЛИ группы, первый вход третьего элемента И соединен с выходом четвертого элемента

ИЛИ группы, второй вход первого эле- fO мента И через третий элемент HE группы — с выходом четвертого элемента ИЛИ группы, вторые входы второго и третьего элементов И соединены с инверсным выходом последнего разря- 15 да регистра, вторые входы с первого по четвертый элементов И третьей группы соединены соответственно с выходами первого и второго элементов

ИЛИ, третьего элемента И и с прямым выходом последнего разряда регистра, вход элемента НЕ и первый вход четвертого элемента И являются первым входом режима устройства, второй вход режима которого соединен с первым входом пятого элемента И, вйход которого соединен с первыми входами элементов И первой группы и вторым входом четвертого элемента И, выход которого соединен с счетным входом счетчика, выходы счетчика являются кодовыми выходами устройства, второй вход пятого элемента И вЂ” тактовым входом устройства, третий вход пятого элемента И соединен с выходом первого элемента ИЛИ группы.

Составитель. М . Кудряшев

Редактор С. Лисина Техред Л.Сердюкова Корректор Г. Решетник

Заказ 6478/47 Тираж 673 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4

Устройство для последовательного выделения единиц и п- разрядного двоичного кода Устройство для последовательного выделения единиц и п- разрядного двоичного кода Устройство для последовательного выделения единиц и п- разрядного двоичного кода 

 

Похожие патенты:

Изобретение относится к вычислительной технике, а именно к устройствам приоритета

Изобретение относится к вычислительной технике, в частности к устройствам приема и передачи информации

Изобретение относится к вычислительной технике и может быть использовано в вычислительных системах для связи процессоров с внешними и запоминающими устройствами, а также в автоматизированных банках данных

Изобретение относится к вычислительной технике и может быть использовано в вычислительных системах для связи процессоров с внешними устройствами или -запоминающими устройствами с многоформатным представлением данных

Изобретение относится к вычислительной технике и может быть использовано в схемах приоритета, в ;- системах аппаратного контроля средств вычислительной техники

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных устройствах,Цепь изобретения - расширение класса решаемых задач за счет преобразования прямого кода в дополнительный код числа

Изобретение относится к вычислительной технике

Изобретение относится к вычислительной технике и может быть использовано в ассоциативных запоминающихустройствах, в устройствах MHKponporiiaMMHoro управления и выбора приоритета

Изобретение относится к автоматике и вычислительной технике, а точнее к приоритетной обработке данных, и предназначено для использования в мультипроцессорных системах, в локальных сетях и в системах распределенного управления

Изобретение относится к вычислительной технике и может быть использовано для организации доступа к коллективно используемому ресурсу

Изобретение относится к вычислительной технике и может быть использовано для организации межмашинного обмена в распределенных вычислительных комплексах и сетях ЭВМ

Изобретение относится к вычислительной технике и предназначено для использования в локальных вычислительных сетях с шинной топологией для управления передачей пакетов данных через общий канал

Изобретение относится к способам управления перегрузкой сообщениями элементарной программы в электронной системе коммутации

Изобретение относится к области вычислительной техники и может быть применено в системах обмена данными

Изобретение относится к отвечающей системе, то есть способной к работе в реальном масштабе времени и толерантной к ошибкам системе для обработки сигналов, с множеством блоков обработки данных, которые соединены друг с другом через блоки передачи данных

Изобретение относится к вычислительной технике и может найти применение в отказоустойчивых многопроцессорных системах для перераспределения нагрузки между процессорами во время отказов

Изобретение относится к вычислительной технике и может быть использовано в устройствах последовательно-параллельного обслуживания запросов абонентов с переменным распределением потоков информации по линиям связи
Наверх