Аналого-цифровой преобразователь

 

Изобретение относится к ядерной электронике и может быть использовано при разработке быстродействующих аналого-цифровых преобразователей . Изобретение позволяет уменьшить дифференциальную нелинейность . Это достигается тем, что аналого-цифровой преобразователь содержит преобразователь амплитуда-время , управляющий элементом ИЗ, через (Л

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (11) (51) 4

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н A BTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ ХОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (2)) 3858180/24-24 (22) 22.02,85 (46) 07.11.86. Бюл. N - 41 (71) Объединенный институт ядерных исследований (2) А,И.Калинин (: 3) 681.325(088,8) (56) Электронные методы ядерной физики./Под ред. Л.А.Маталина. M.

Атомиздат, 1973, с. 250 °

Цитович А,П. Ядерная электроника

M,: Энергоатомиздат, 1984, с. 273. (54) АНАЛОГО-ЦИФРОВОЙ ПРЕОБРАЭОВАТЕЛЬ (57) Изобретение относится к ядерной электронике и может быть использовано при разработке быстродейст— вующих аналого-цифровых преобразователей. Изобретение позволяет уменьшить дифференциальную нелинейность, Это достигается тем, что аналого-цифровой преобразователь содержит преобразователь амплитуда-время, управляющий элементом И 3, через

1269267 который импульсы от генератора 2 импульсов проходят на счетчик 4 импульсов, Элементы И 8, 9, 10 отбирают комбинации, имеющие в младших разрядах 00, 01 и 10, и делители 11, 12, 13 частоты с регулируемыми коэффициентами Kl К2, KÇ деления считывают число вышеуказанных комбинаций. Большинство кодовых комбинаций проходят на выход без изменений, Изобретение относится к ядерной э:тектронике и может быть использовано при разработке быстродействующих аналого-цифровых преобразователей.

Целью изобретения является уменьшение дифференциальной нелинейности.

На фиг. 1 приведена функциональная схема устроиства на фиг. 2 и

3 — амплитудные спектры, содержащие соответственно дифференциальную нелинейность с периодом два и четыре канала, Устройство содержит преобразователь ) амплитуда — время, генератор

2 импульсов, элемент И 3, счетчик 4 импульсов, группу элементов И 5, инверторы 6 и 7, элементы И 8-10, делители )1 — 13 частоты, элементы ИЛИ

14 и 15, инвертор 16, элементы И 1720, элементы ИЛИ 21 и 22, Устройство предназначено для уменьшения дифференциальной нелинейности периодического типа„ На фиг, 2 номер канала )) отложен по горизонтальной оси, а по вертикали отложено число событий в кажцом канале, Как видно, число событий п, и 2,,п, п2 повторяется через один канал. Это означает, что эффективная ширина канала периодически повторяется: широкий (000) — узкий (001), широкий (010) — узкий (О) 1) и т,д. (Ширина каналов Ш), приведена на фиг, 2б), Период повторяемости Т2 в данном случае равен сумме двух каналов. Для того, чтобы уравнять ширину двух соседних каналов и значит уравнять число событий в двух соседних каналах и и n, нужно каждая по счету комбинация,имеющая в младших разрядах 00, преобразуется в 01, каждзя комбинация с 01 преобразуется в 10, каждая комбинация с 10 преобразуется в 1). Величины Kl К2 и KÇ определяются из белого спектра, набранного с большой статистикой, и устанавливаются заранее в соответствующие делители 1), 12, 13 частоты. 3 ил. но часть событий Д из широких каналов перевести в соседние узкие каналы, т.е. и 3 000 00), Hs 0)0 B

011, из 100 в 101 и т.д. Широкими каналами являются в данном случае четные канали, номер кода которых оканчивается на ноль, а узкими являются нечетные канали. Таким образом, чтобы произвести нужную кор10 рекцию дифференциальной нелинейности нужно часть нулей в младшем разряде выходного када аналого-цифрового преобразователя перевести в единицы. Если, например, и, оольше

15 на 17, 0, 5Х нулей., т. е. каждый двухсотыи, перевести B еди — . ницу, Здесь следует отметить, что мы рассмотрели случай, когда четные каналы шире нечетных, т.е, нулей в младшем разряде больше, чем единит;, На фиг. 3 д показан спектр, содержащий дифференциальную нелинейность с периодом четыре канала: п, 25 п2> п3> 114 причем KBK H )та pp> чет ные каналы (код которых оканчивается на нуль) шире нечетных, а первые два канала шире, чем вторые два канала, т.е. n„>n >n n

Ширина каналов для этого варианта показана на фиг, 35 На .фиг.ЗЬ показано, какая должна быть ширина каналов в случае равномерного pac— пределения. Из сравнения легко оп35 ределить какая доля событий а, з должна быть переведена из канала 000 в

001, из 001 в 010 и из 010 в 011:

" +пл.+".3+и(:

), — 1 Ь =1+

4n< и

40 па +пт+и +п

2п

1269267

)+

n>+n2 3(п +п +пy+n4) п! 4п

)О!

25

40

50

Эти доли на фиг. 33 отмечены более густой штриховкой.

Таким образом, чтобы уменьшить дифференциальную нелинейность с периодом четыре канала необходимо часть кодовых комбинаций, имеющих в младших разрядах два нуля, перевести в 01. Эта часть равна Ь, . Часть комбинаций Л, имеющих на конце комбинации 01, перевести в 10 и часть комбинаций d .!, оканчивающихся

10, перевести в 11.

Три элемента 8-10 выделяют с помощью инверторов 6 и 7 комбинации младших разрядов выходного кода 01.

00 и 10. Выходы этих элементов И 810 соединены с делителями 11-13, которые считают число указанных комбинаций, Исходя из вычисленных Д, находят коэффициенты деления для

) делителей 11-13: К,= —, K = -- и ь ь

К = —, которые устанавливаются

Э в соответствующие делители, Каждый из делителей насчитывает предварительно установленное число К К или К и выдает импульс, по которо— му производится коррекция кода, а делитель при этом сбрасывается в нуль и затем считает снова, Схема устройства (фиг, 1) построена таким образом, что любые комбинации в двух последних разрядах проходят на выход без изменения, если на выходах делителей

11-13 нулевая информация, Это легко проследить, Допустим в последнем разряде О. Поскольку на выходе делителей 12 и 13 — нуль, нулевая информация проходит через элементы 14 и 15 без изменения. Далее проходит через элемент 17 и наконец пройдет через элемент 21 также без изменения, так как на другой вход этого элемента поступает нуль с выхода элемента И 19; Точно также можно показать, что без изменений проходит и единичная информация. Через элементы ИЛИ единица проходит свободно, через элемент 17 единица проходит, так как на выходе делителя

11 нуль,а на выходе инвертора 16 единица.

А теперь посмотрим, что будет если делитель 12 насчитает К< импульсов и на выходе делителя установится единица. В этом случае комбинация

00 перейдет в О1, так как на выходе элемента ИЛИ будет единица. Связь от клеммы L на третий вход группы элементов 5 необходима для того, чтобы не считать 00-комбинацию,когда производится сброс счетчика в нулевое состояние.

° Делитель 11 дает единипу, если он насчитает К„ комбинаций 01. В этом случае единица в младшем разряде перейдет в нуль, так как элементы 17 и 19 будут закрыты, а нуль во втором разряде перейдет в единицу, так как сработает элемент 20, на входы которого поступят единицы от делителя К и от элемента 15, а единица на выходе элемента 20 даст единицу на выходе элемента 22. формула изобретения

Аналого-цифровой преобразователь, содержащий преобразователь амплитуда — время, выход которого соединен с первым входом первого элемента И, второй вход которого соединен с выходом генератора импульсов, а выход— с входом счетчика импульсов, о тл и ч а ю шийся тем, что, с целью уменьшения дифференциальной нелинейности, в него введены три инвертора, три делителя частоты, смесь элементов И, четыре элемента ИЛИ, группа элементов И, первые входы которой соединены с соответствующими выходами счетчика импульсов, вторые входы объединены с первым входом второго элемента И и являются шиной готовности, первый выход группы элементов И соединен с входом первого инвертора, первыми входами третьего элемента И и первого элемента ИЛИ, второй вход группы элементов И соединен с входом второго иньертора и первыми входами четвертого, пятого и шестого элементов И, выход первого инвертора соединен с вторыми входами второго и четвертого элементов

И, выход второго инвертора соединен с вторым входом третьего элемента

И и третьим входом второго элемента

И, выход третьего элемента И через первый делитель частоты соединен с входом .третьего инвертора, вторым входом шестого элемента И и первым входом седьмого элемента И, выход второго элемента И через второй де12692б7

Составитель А.Титов

Техред И.Ходанич, Корректор М.Шароши

Редактор В,Иванова

Заказ б046/58 Тираж 816 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, F,--35, Раушская наб., д, 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 литель частоты соединен с первым входом второго элемента ИЛИ,выход четвертого элемента И через третий делитель частоты соединен с вторым входом первого элемента ИЛИ, выход которого соединен с вторым входом второго элемента ИЛИ, выход которого соединен с вторым входом седьмого элемента И и первым входом восьмого элемента И, второй вход которого объединен с вторым входом пятого элемента И и соединен с выходом третьего инвертора, выходы цяго. с. и восьмого элементов И соедиие:: о1ветственно с первыми входам; ретьего и четвертого элементов, ИЛИ, вторые входы которых соединены соответственно с выходами седьмого и шестого элементов И, выходы четвертого и третьего элементов

ИЛИ и выходы группы элементов

И, кроме первого и второго выходов, являются выходными шина