Стохастический аналого-цифровой преобразователь

 

изобретение относится к измерительной технике, .а именно к цифровым устройствам для измерения интегральных характеристик детерминированных и случайных сигналов, и может быть использовано в технике связи. Изобретение позволяет расширить область применения путем увеличения частотного -диапазона измеряемого сигнала при одновременном обеспечении надежности результата преобразования за счет введения в устройство, содержащее входной усилитель, первый и второй компараторы, первый генератор тактовых импульсов, элемент НЕ, инвертор, арифметико-логический блок, блок элементов И, шифратора, регистра логического блока, делителя частоты , управляемого делителя частоты, второго генератора тактовых импульI сов. 1 з.п ф-лы. 3 ил. , (Л с:

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) Ш1

А1 (бР 4 Н 03 М 1/04, l/10

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

К ASTOPCH0MY СВИДЕТЕЛЬСТВУ (2!) 3868077/24-24 (22) 23.01.85 (46) 30.10.86. Бюд.. У 40 (7l) Институт электроники и вычислительной техники АН ЛатвССР (72) И.Я.Билинский, P.Ô.Íåìèðoâñêèé и, Г.Ф.Страутманис (53) 681.325 (088.8) (54) СТОХАСТИЧЕСКИЙ l АНАЛОГО-ЦИФРОВОИ ПРЕОБРАЗОВАТЕЛЬ (57) Изобретение относится к измерительной технике, .а именно к цифровым устройствам для измерения интегральных характеристик детерминированных и случайных сигналов, и может быть использовано в технике связи. Изобретение позволяет расширить область применения путем увеличения частотного диапазона измеряемого сигнала при одновременном обеспечении надежности результата преобразования за счет введения в устройство, содержащее входной усилитель, первый и второй компараторы, первый генератор тактовых импульсов, элемент НЕ, инвертор, арифметико-логический блок, блок элементов И, шифратора, регистра логического блока, делителя частоты, управляемого делителя частоты, второго генератора тактовых импульсов, 1 э п ф лы 3 HJI

1267615

Изобретение относится к измерительной технике, а именно к цифровым устройствам для измерения интегральных характеристик детерминированных и случайных сигналов, и может быть использовано в технике связи, в производстве и испытаниях различных радиоэлектронных приборов и систем, а также в процессе научнь3х исследований .

Цель изобретения — расширение области применения путем у3зеличения частотного диапазона измеряемого сигнала при одновременном обеспечении надежности результата преобразования.

На фиг.! изображена структурная схема стохастического аналого-цифрового преобразователя; на фиг.2 структурная хема логического блока; на фиг.З вЂ” блок-схема алгоритма работы стохастического аналого-цифрового преобразователя.

Устоойство содержит входной усилитель !, первый 2 и второй 3 компараторы., первьпi генератор 4 тактовых импульсов, инвертор 5, арифметикологический блок 6, элемент НЕ 7, шифратор 8. регистр 9, элемент И 10, ло— гический блок 11, делитель 12 частоты,. управляемый делитель 13 частоты, второй генератор 14 тактовых импульсов.

Стохастическое квантование в предлагаемом измерителе осущест33ляется путем сравнения входного сигнала с опорным сигналом, в качестве которого используется аналоговый псевдослучайный сигнал, .формируемый блоком 6. В то же время с помощью этого псевдослучайного сигнала осуществляется и управление генератором тактовых импульсов (ГТИ) 4, В результа— те ГТИ 4 формирует импудьсы в случайные моменты времени, что обеспечи--1 вает стохастпческую дискретизацию, т.е„ обеспечивается получение результатов квантования в указанные случайные моменты времени. Ввиду того, что арифметико-логический б.пок 6 тактиру-ется периодической последовательностью от ГТИ 14, а результаты квантования получень3 в случайные момейты 33pемеFIИ 13 чстройсте3е прецусмот репы гехнические средства для синх 55 ронизации процедур получения результатов кванто3зания и их обработки в арифметико-логическом блоке 6.

Основными задачами логического блока 11 являются выработка сигналов управления элементом И IO, через которьпз осуществляется ввод результатов квантования иэ регистра 9 в арифметико-логический блок 6, и формирование импульсо:з счета введенных результатов. Импульсы счета используют-. ся в качестве входной информации де- . лителя 12 частоты. В связи с тем, что арифметико-логический блок 6 тактируется периодической последовательностью от ГТИ 14), а компараторы 2 и 3 — случайной, имгульсы обоих генераторов я.зляются основной входной информацией, на основании которой вырабатываются выходные сигналы логического блока Г1.

Погический бл зк 11 содержит счетчик 15 импульсов, триггеры 16 и 17, . формирователь 18 импульсов, элемент

И 19, элемент ИЛИ ?О, триггер 21, элемент 22 задержки.

Основной функцией ГТИ 4 является генерирование последовательности импульсов со случайными интервалами между моментами зх появления. Эта функция осуществляется за счет управления работой генератора от источника аналогового псевдослучайного сигнала. В качес гве такого источника используется арифметико-логический блок 6, с выхода которого псевдослучайный сигнал по"тупает на вход генератора.

Устройство работает следующим образом.

Обрабатываемь3й сигнал через вход— ной усилитель 1, в котором он приводится к требуемому масштабу измерения, поступает на первые входы компараторов 2 и 3. На вторые входы компараторов подается сигнал от ГТИ 4.

На третьи входы компараторов поступает аналоговьпз псевдослучайный опорный сигнал первого выхода арифметико-логического блока 66, причем на третий вход компзратора 3 поступают положительные значения, а на третий вход компаратора 2 — отрицательные после инверсии, выполняемой в инверторе 5. В моменты времени определяемые ГТИ 4, происходит сравнение сигнала и опорного напряжения. В зависимости от полярности сигнала и соотношений между сигналом и опорным напряжением может переключиться компаратор 2 или ко 3паратор 3, Обозна1267615 чим величину сигнала в момент време ни С„за x(tg . Аналоговый псевдослучаййый сигнал, снимаемый с первого выхода блока 6, обозначим где 5„ — псевдослучайное число, генерируемое в блоке, а q — половина диапазона преобразования. Тогда при (x(t„)) > („ q переключается компаратор 3, при x(t ) 4 — („q переключается компаратор 2, а при х(„))< (q компараторы не переключаются.

Сигналы с выходов компаратора 3 непосредственно, а с компаратора 2 через элемент НЕ 7 поступают на шифратор 8, где формируется результат и„ стохастического квантования сиг-. нала в виде знака sign(n„) и абсо— лютного значения 1п 1, которое на основании логики работы компараторов определяется в соответствии с алгоритмом

1, если Ix(t„)) ) (q, tn = (I )

О, если !x(t ))< (q, а знак sign (n„) — следующим образом:

sign (n„)=-Iq если переключил- ся компаратор 2;

sign (и„) = 1, если переключился компаратор 3 или не переключился ни один из компараторов, т.е. если п„=О.

Результат квантования из шифратора 8 заносится затем в регистр 9 с целью последующего ввода в арифметико-логический блок 6 через элемент

И 10. По второму входу указанный элемент управляется сигналом разрешения ввода, вырабатываемым логическим блоком 11, что при взаимодействии его с делителем 12 частоты и управляемым делителем 13 частоты обеспечивает получение надежного результата преобразования.

Прежде чем рассмотреть процедуры ввода и обработки в блок 6 результата квантования, следует рассмотреть ггричины, которые могут привести к появлению ошибок.

Вследствие того, что сигнал на первом выходе блока 6 является псевдослучайным шумом, его воздействие на вход генератора ГТИ 4 приводит к тому, что интервалы между моментами появления импульсов на выходе генератора становятся случайными величинами. Таким образом, компараторы

2 и 3 тактируются случайной импульсной последовательностью, блок 6 — периодической, поступающей на первый вход микропроцессора от генератора

ГТИ 14. В результате моменты времени, в которые тактируются компараторы, мо — гут с равной вероятностью попасть на любой этап программы, выполняемой

I0 в блоке 6. Это может привести к ошибке; для пояснения которой рассмотрим л процедуру образования оценки х „ отсчета сигнала при стохастическом . квантовании второго рода. х„= йз яп (n,) (1п„1+ („-0,5)q (2) где ) n„l — определяется в соответствии с (1) и sign(п„) — в соответствии с описанной

20 процедурой.

Из (2) следует, что в х, входит именно то псевдослучайное число которое было использовано в виде аналогового эквивалента в момент

Ч

25 t q при определении и„, т. е. при тактировании компараторов. Если для получения х„ вместо („ будет использовано число, или или чис3 1 -! к+г ло с каким-либо другим порядковым номером, то это приведет к неправильному образованию оценки и в итоге к неверному и, по-крайней мере, к ненадежному результату преобразования.

Возможность подобной ситуации иллюстрируется структурной схемой алл5 горитма работы микропроцессорного измерительного преобразователя (фиг.3).

Из структурной схемы следует, что работа преобразователя организована как последовательность программных циклов. Проверкой условия i

N — заданный объем выборки отсчетов сигнала, заканчивается программный цикл определения и обработки i-го от45 счета сигнала, после чего программа возвращается в начало с целью определения и обработки следующего отсчета.

Из фиг.3 следует, что в течение

50 одного программного цикла в памяти микропроцессора хранятся одновременно три значения псевдослучайного числа: F г,„,,„, . Обновление значения аналоговой величины на первом

55 информационном выходе блока 6, используемой в качестве опорного уровня компараторов 2 и 3, производится на этапе "Вывод (a". От начала цикла

1267615

% до этого этапа на первом выходе сохраняется значение, а, т.е. значение, установленное »а предыдущем программном цикле. !1оме»т тактирования компараторов при стохастической дискретизации может совпасть с любым этапом-программного цикла, т.е. может соответствовать опорному уровню, я или »„ q. Ввод результата квантования осуществляется только на !О этапе "Ввод и„", затем и„ обрабатывается по программе с,вполне конкрет ным числом . Если компаратор такти-, руется на этапе "Вывод „ q", то обработка должна осуществляться с чис- !5 лом „, если компараторы тактируются до этого этапа — то с числом

При появлении момента тактирования после этапа "Ввод п„п фактический ввод результата квантования произой- 2О дет на следующем программном цикле, что требует его обработки также с числом („, . Для исключения неопределенности при обработке необходимо с помощью внешних по отношению к бло- 2 ку 6 средств осуществить операции по управлению вводом в блок б резуль". тата квантования. Эти операции выполняются логическим блоком 11 совместно с делителем 12, управляемым ЗО делителем 13 и элементом И 10.

Программная реализация алгоритма, приведенного на фиг.3, показывает, что отрезки программного цик- 35 ла требующие использования числа длиннее, чем отрезки, требующие „ . Поэтому для обработки результата квантования и выбрано программ ное число,„, а с помощью логичес- 40 кого блока 11 из ввоца в блок 6 исключаются результаты квантования, полученные на отрезке Вь|вод, . Для этой цели на входы логического блока !

1 поступают импульсы от Г ТИ 4 и 14 45 и импульс от управляемого делителя

13, вырабатывающего команду возврата программы блока 6 в начало. Логический блок ll вырабатывает сигнал ввода, поступающий на один из входов SО элемента И 10 и разрешающий прохождение результата квантования из регистра 9 в блок 6. Одновременно с разрешающим сигналом логический блок

11 вырабатывает импульс счета "использованных результатов Квантования, который с первого выхода поступает на вход делителя 12. б

Таким образом, каждый вводимый в блок 6 результат квантования обрабатывается совместно с псевдослучайным числом с,„,, с операции запоминания которого в соответствии с фиг.3.начинается очередной программный цикл .

После операции "Ввод n " определяетл ся оценка отсчета х„ обрабатываемого сигнала по формуле (2). Далее производится статистическая обработка, т.е. накопление данных об искомом параметре сигнала. Эта операция в алгоритме названа Определение А„, где

А! вычисляется по формуле

А, == 4 (х„) lN (3)

Х1 где g(х„) — некоторое функциональное преобразование, соответствующее искомому пара-, метру сигнала, например (х ) хг

На фиг.3 показано вычисление одного A„, хотя в микропроцессоре может быть вычислено несколько различ»ых функциональных преобразований

9>,(х„),..., К (х„), соответствующих нескольким измеряемым параметрам сигнала.

Проверка условия i < N осуществляется управляемым делителем 13 совместно с делителем 12. управляемый делитель 13 при наличии разрешающего потенциала на пер:аом входе считает поступающие на второй вход импульсы от ГТИ !4. Осуществляется счет по модулю М, значение которого определяется номером m команды блока 6, при котором в соответствии с конкретной программой должен осуществляться возврат в начало. Для определения значения модуля н окно воспользоваться выражением М=4ш, так как для выполнения одной команды в блоке 6 необходимо 4 тактовых импульса, Делитель 12 ведет счет результатов квантования., вводимых в блок 6.

Это означает, что на вход делителя

l2 с первого выхода логического блока !! импульс поступает в том случае

/ если на BTGpoM BbIxope логического блока 11 появляется потенциал, разрешающий прохождение через элемент

И 10 результата квантования из регистра 9 на. третий вход блока 6. Де" литель 12 ведет счет по модулю N до тех пор, пока число введенных результатов квантования i < N имеет на выхо-

7; 12676 де потенциал, разрешающий управляемому делителю 13 возврат в начало программы. После того, как выпЬлнено равенство i=N, на выходе делителя 12 появляется запрещающий потенциал и управляемый делитель 13 прекращает формирование импульсов возврата. Это означает, что закончена обработка отсчетов сигнала и получены значения Ч !О

q (х„). (4) 1

После этого (в соответствии с фиг.3) в программе осуществляется переход к обработке величины А с !5 целью ее функционального преобразования и получения значений измеряемых параметров сигнала. Виды функциональных преобразований определяются, в первую очередь, видом преобразования 20

Ц (х „) . Если, например, %(х„) =х„,, то А„= D(x) — оценки дисперсии сигнала или его средней мощности. Тогда могут быть выполнены такие преобразования, как 1ГА, с целью получения оценки эффективного значения сигнала и/или Хор А„ с целью последующего получения значений мощности в децибелах.

После завершения обработки по 30 программе следует вывод результатов преобразования на второй информационный выход блока 6.

Формирование сигналов логическим блоком ll производится В соответст-. 35 вии с его структурной схемой (фиг.2).

С началом каждого программного . цикла сигнал, поступающий на первый. вход логического блока ll с выхода управляемого делителя 13, устанав- 40 ливает на выходе счетчика 15 и инверсном выходе триггера 17 потенциал логического нуля, а на выходе триггера 16 — логической единицы.

Счетчик 15 по входу С начинает счет 45 импульсов генератора ГТИ 14, тактирующих блок 6. Объем счетчика 15 определяется равным числу тактовых импульсов, необходимых для выполнения по фиг.3 первых двух операций — за- 50 поминания 5„,и генерирования

С учетом того, что для выполнения . одной команды микропроцессора необходимы 4 тактовых импульса, можно считать, что счетчик 15 является 55 счетчиком по модулю 41, где 1 — чис-. ло команд, необходимых для выполнения двух1 названных операций.

l5 l 8

В течение этого этапа на один из входов элемента ИЛИ 20 подается с выхода триггера 16 логическая едини ца, следовательно, единица будет и на D-входе триггера 21. Если на этом этапе появится от ГТИ 4 импульс тактирования компараторов 2 и 3 (фиг.!), то при его воздействии на С-входе триггера 21 на выходе его установится единица. Значит разрешающий сигнал будет подан на элемент И !О, в результате чего на соответствующем этапе программы результат квантования n„ не будет введен в блок 6 иэ регистра 9. Одндвременно разрешающий потенциал устанавливается на вхо. де элемента И 19, и при появлении в дальнейшем (после ввода и „.) импульса на выходе формирователя !8 импульсов через элемент 22 задержки будет подан импульс счета на вход делителя 12. Величина задержки определяется числом команд или временем, затрачиваемым на ввод в блок 6 результата квантования. Кроме того, импульс с выхода элемента 22 задержки подается на установочный вход триггера 21 для установки его в нуль после завершения ввода.

Во время выполнения первых двух операций алгоритма (фиг.3) счетчик

15 ведет счет импульсов от ГТИ 14.

После выполнения блоком 6 команд на выходе счетчика 15 появляется отрицательный перепад,. Который переключает триггер )6, в результате чего на его выходе устанавливается потенциал логического нуля. Триггер

17 при. этом состояния не меняет, так как переключается при воздействии на его тактовый вход положительного фронта, т.е. переход из нуля в еди— ницу. После переключения триггера 16 на обоих входах элемента ИЛИ 20 устанавливаются логические нули и на

D-входе триггера 21 — также логический нуль. Поэтому, если на следующем этапе работы блока 6 (" Вывод (q") появится от ГТИ 4 импульс, тактирующий компараторы, то при его воздействии на тактовый вход триггера 21 на выходе триггера установится потенциал логического нуля. Это означает, что на вход с элементом

И 10 (фиг.1) будет подан запрещающий сигнал и результат квантования из регистра 9 в блок 6 не будет введен.

В результате того, что данный ре9 12676 эультат квантования в процессе измерения не использован, нулевой потенциал с выхода триггера 21 запрещает в данном программном цикле прохождение через элемент H 19 сигнала счета на делитель 12.

При реализации в программе алгоритма, приведенного на фиг.З„ число команд, необходимых для выполнения операции "Вывод „с1", нужно гакже 1О сделать равным величине E. Тогда после завершения этой операции на выходе счетчика 15 вновь появится импульс, который, переключив триггер

16, установит на его выходе потенци- 15 ал логической единицы. Теперь на инверсном выходе триггера 17 установится единица, так как на 0-входе нулевой потенциал. На оба входа элемента ИЛИ 20 и, следовательно, на 20

D-вход триггера 21 будет подан потенциал логической единицы. При этом вновь создаются условия для установки триггера 21 импульсом от ГТИ 4 в единицу и выработки разрешающего сигнала для элементов И 10 и 19.

Триггер 17 сохранит единичный потен;1 циал на выходе до конца программного цикла и, следовательно, до конца цикла сохраняется возможность установки ЗО триггера 21 в единицу импульсом от

ГТИ 4. Если это произойдет, то н соответствии с алгоритмом ввод результата квантования н блок 6 осуществится на следующем программном цикле. З5

Таким образом, под управлением логического блока 11 из ввода н блок 6 и из учета делителем 12 исключаются с результаты квантования, полученные на

Il fI на этапе Вывод q, чем обеспечива-40 ется надежность результата преобразования.

15 !О информационные выходы являются выходной шиной, иннертор, выход которого соединен с третьим входом первого компаратора, отличающийся тем, что, с целью расширения области применения путем увеличения частотного диапазона измеряемого сигнала при одновременном обеспечении надежности резупьтата преобразования, в него введены шифратор, регистр, логический блок, делитель частоты, управляемый делитель частоты, второй генератор тактовых импульсов, вход инвертора объединен с входом первого генератора тактовых импульсов, третьим входом второго компаратора и подключен к второму информационному выходу арифметико-логического блока, вход которого объединен с первым входом логического блока и подключен к выходу управляемого делителя частоты, а вход синхронизации объединен с входом управляемого делителя частоты, вторым входом логического блока и подключен к выходу второго генератора .тактовых импульсов, третий вход логического блока соединен с выходом первого генератора тактовых импульсон, первый выход через делитель частоты соединен с первым входом управляемого делителя частоты, а второй выход — с первым входом элемента И, второй нхоц которого соединен через регистр с выходом шифратора, первый и второй входы которого соединены соответственно с выходами элемента

НЕ и второго компаратора.

2. Преобразователь по и. 1 о т— л и ч а ю шийся тем, что логический блок выполнен на счетчике импульсон, трех триггерах, формироваФормула изобретения

1. Стохастический аналого-цифровой преобразователь, содержащий входной усилитель, вход которого является входной шиной, а выход соединен с первыми входами первого и второго компараторов, вторые входы которых объединены и подключены к выходу первого генератора тактовых импульсов, элемент НЕ, нход которого соединен с выходом первого компаратора, арифметико-логический блок, информационный вход которого соединен с выходом элемента И, а первые теле импульсов, элементах И, ИЛИ, задержки, выход последнего из которых является вторым выходом блока, а вход через элемент И соединен с выходом формирователя импульсов, вход которого объединен с первым входом элемента ИЛИ и подключен к инверсному выходу пер:ного триггера, установочный вход которого объединен с установочными входами второго триггера, счетчика импульсов и является первым входом блока, вторым входом которого является счетный вход счетчика импульсов, выход которого соединен со счетным входом второго триггера, вы» ход которого соединен с вторым входом

Составитель И.Романова

Техред И. Попович Корректор Е.Сирохман

Редактор Е.Копча

Заказ 5833/57 Тираж 816 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, R-35, Раущская наб., д.4/5

Производственно-полиграфическое предприятие, r.Óæãoðoä, ул.Проектная, 4

11 1267615 12 элемента ИЛИ и счетным входом первого вочный вход соединен с выходом элетриггера информационный вход которого мента задержки, счетный вход являетподключен к нулевому потенциалу, инфор- ся третьим входом блока, а выход соемационный вход третьего триггера соеди" динен с вторым входом элемента И и нен с выходом элемента ИЛИ, устано- > является первым выходом блока.