Регистр сдвига

 

Изобретение относится к вычислительной технике и может быть использовано в качестве распределителей и делителей частоты синхронизирующих импульсов. Целью изобретения является повышение быстродействия регистра сдвига и расширение его функциональных возможностей за счет выполнения функции генерации. Кольцевая схема регистра сдвига выполнена на четырех ячейках памяти, первая и третья из которых состоит из трех элементов И-НЕ, а вторая и четвертая - из четырех элементов И-НЕ. Кольцевая схема может быть преобразована в линейную путем размыкания связей между ячейками. В регистре сдвига реализуются режимы сдвига, счета, распределения, деления частоты и генерирования. 1 з.п. ф-лы-; 4 ил. (Л

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

4242 А1 (19) (11) (51) 4 G 11 С 19/00

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

В, 2

ОЛИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPCHOMY СВИДЕТЕЛЬСТВУ ! (54) РЕГИСТР СДВИГА (57) Изобретение относится к вычислительной технике и может быть использовано в качестве распределителей и делителей частоты синхронизирующих импульсов. Целью изобретения (21) 3705553/24-24 (22) 24,02,84 (46) 15.10.86. Бюл, ¹ 38 (72) В.Е.Пешев (53) 681.327.66(088.8) (56) Авторское свидетельство СССР

¹ 405180, кл. Н 03 К 23/02, 1971, Авторское свидетельство СССР № 928418, кл. (i 11 С 19/00, 1980. является повышение быстродействия регистра сдвига и расширение его функциональных возможностей за счет выполнения функции генерации. Кольцевая схема регистра сдвига выполнена на четырех ячейках памяти, первая и третья иэ которых состоит из трех элементов И-HE а вторая и четвертая — из четырех элементов И-НЕ.

Кольцевая схема может быть преобразована в линейную путем размыкания связей между ячейками. В регистре сдвига реализуются режимы сдвига, счета, распределения, деления частоты и генерирования. 1 s.ï. Ф-лы, 4 ил.

1 1

Изобретение относится к вычислительной технике и может быть использовано в качестве распределителей и делителей частоты синхронизирующих импульсов.

Цель изобретения — повышение быстродействия регистра сдвига и расширение его функциональных возможностей путем выполнения функции ге" нерации.

На фиг. 1 представлена кольцевая схема регистра сдвига, выполненного на четырех ячейках памяти; на фиг.2диаграммы напряжений на входах и выходах регистра в режиме сдвига; на фиг. 3 — диаграммы напряжений на входах и выходах регистра в режимах

| счета, распределения импульсов и деления частоты; на фиг. 4 — кольцевая схема регистра сдвига, выполненного на четырех ячейках памяти,реализующего режим сдвига, счета, распределения, деления частоты и генерирования.

Регистр сдвига на фиг. 1 содержит четыре ячейки памяти, первая и третья из которых состоит из трех элементов И-НЕ 1-3, а вторая и четвертая - из четырех элементов И-НЕ

1-4, тактовый вход 5, входы 6 и 7 записи, управляющий вход 8 и выходы

9-11. !

Регистр сдвига на фиг. 4, кроме того, содержит второй управляющий вход 12. Кольцевая схема может быть преобразована в линейную путем размыкания связей между ячейками, например, четвертой и первой.

Процесс сдвига информации в устройстве по фиг. 1 происходит следующим образом.

По входам 6 и 7 в первую и третью ячейки памяти записывают код числа, например (1О), во вторую и четвертую — код нуля (001, на управляющий вход 8 подают уровень "1". При этом на выходах 10 и 11 первой ячейки присутствуют соответственно уровни

"1" и "0", на выходах 10 и 11 других ячеек памяти — соответственно

"0" и "1", на выходе элементов 1 и

4 — уровень "1". По фронту тактового импульса на входе 5 срабатывает элемент 1 первой ячейки (фиг ° 2), уровень "0" на выходе которого переключает вторую ячейку в единичное состояние, а первую — в нулевое. В результате этого срабатывает элемент

264242 2

10

4 второй ячейки регистра, затем элементы 1 первой и второй ячеек памяти.

По сигналу "О" на выходе элемента 1 второй ячейки происходит переключение в единичное состояние третьей ячейки и в нулевое второй.

Такое состояние регистр сохраняет до спада тактового импульса, после чего происходит переключение элементов 1 и 2 второй ячейки памяти и окончание процесса сдвига..

Для реализации функций счета, распределения импульсов или деления частоты на вход 8 подают "0",в первую ячейку записывают "1", в другие"0", а на вход 5 подают последовательность импульсов, Первый импульс переключает вторую и первую ячейки памяти соответственно в единичное и нулевое состояние. При этом на выходе 9 первой ячейки происходит формирование импульса, равного по длительности входному.

Второй импульс переключает третью .и вторую ячейки, на выходе 9 которой формируется соответствующий импульс, и т.д.

Четвертый импульс возвращает устройство в исходное состояние, Импульс на выходе 9 четвертой ячейки соответствует сигналу переноса или одному из выходных сигналов делителя частоты и распределителя импульсов, Устройство по фиг. 4 реализует функции аналогично регистру по фиг. 1. Режим сдвига задают сигналами "О" и "1" на входах 8 и 12, а режим счета (распределения импульсов или деления частоты) сигналами "О", Для перевода устройства в режим. генератора (асинхронного распределителя) на входы 8 и 12 подают уровень "1", а в одну из ячеек памяти записывают "1".

По сигналу "1" на тактовом входе

5 устройство начинает генерировать путем последовательного переключения ячеек памяти начиная с той, в которую записана "1". Формирование импульсов происходит на выходах 9.

По сигналу ™О" на входе 5 генерация прекращается.

Формула изобретения

1, Регистр сдвига, содержащий ячейки памяти, каждая из которых

3 >,264 состоит из трех элементов И-HE выход первого из которых соединен с первыми входами второго и третьего, выход второго — с первым входом первого и вторым входом третьего, выход которого соединен с вторым входом второго элемента И-HE и третьим входом третьего элемента И-НЕ предыдущей ячейки памяти, выход первого элемента И-НЕ которой соединен с 1О вторым входом первого и третьим входом второго элементов И-HE данной ячейки памяти, третий вход первого элемента -HF. каждой ячейки памяти является тактовым входом регистра, 15 а выходы элементов И-НŠ— выходами регистра, отличающийся тем, что, с целью повышения быстродействия регистра, каждая четная ячейка памяти содержит четвертый 20 элемент И-HF. первый вход которого соединен с выходом второго элемента

242 4

-HF. данной ячейки памяти, выход — с четвертым входом первого элемента И-НЕ предыдущей ячейки памяти, а второй вход является управляющим входом регистра, дополнительные входы второго и третьего элементов И-НЕ каждой ячейки памяти являются входами записи регистра.

2. Регистр по п. 1, о т л и ч аю шийся тем, что, с целью расширения функциональных возможностей путем выполнения функции генерации, каждая нечетная ячейка памяти содержит четвертый элемент И-НЕ, первый вход которого) соединен с выходом второго элемента И-НЕ данной ячейки памяти, выход — с четвертым входом первого элемента И-HF. предыдущей ячейки памяти, а второй вход является дополнительным управляющим входом регистра.

1264242

1 фиеЗ

Составитель В,Пешев

Редактор Л.Пчелинская Техред И.Попович Корректор А.Тяско

Заказ 5568/52 Тираж 543 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д, 4/5

Производственно-полиграфическое предприятие, r. Ужгород, ул. Проектная, 4