Преобразователь последовательного кода в параллельный

 

Изобретение относится к вычислительной технике, а именно к устройствам преобразования информации, и может быть использовано в системах передачи данных по цифровым каналам. Устройство позволяет не только определять сбои в приеме информации по каналу и вьшвлять слово, при. приеме которого произошел сбой, но и при переходе с канала на канал при асинхронной передаче информации выявлять недостоверные слова и исключать их из дальнейшего использования . Кроме того, устройство обеспечивает работу с различной разрядностью последовательного и параллельного кодов. Все перечисленное расширяет функциональные возможности устройства и повышает достоверность обрабатываемой информации. Преобразователь последовательного кода в параллельный содержит регистр сдвига , буферный регистр, блок управления и блок вьщеления паузы. Первый и второй входы блока вьщеления паузы являются соответственно входом синхронизации и входом синхроимпульсов кода устройства. Третий вход регистра сдвига является информациi онным входом устройства. Выход бу (Л ферного регистра и второй выход блока управления являются соответственно выходом устройства и допол .нительным выходом. Блок управления состоит из дешифратора, элемента задержки л двух формирователей импульса . Блок выделения паузы состоts5 ит из счетчика импульсов, двух элеО5 ментов И и элемента НЕ. 2 з.п. ф-лы, Ю 3 ил. СО ю

СОЮЗ СОВЕТСКИХ

СОЦИАЛ ИСТИЧЕСНИХ

РЕСПУБЛИК (51) 4 Н 03 M 7/00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

Н A BTQPCH0MY СВИДЕТЕЛЬСТВУ (21) 3882694/24-24 (22) 09.04.85 (46) 07.10.86. Бюл. - 37 (72) А.Б.Скорняков (53) 681.325(088.8) (56) Авторское свидетельство СССР

М 851396, кл. G 06 F 5/04, 1976.

Авторское свидетельство СССР

8 1081639, кл. G 06 F 5/04, 1982. (54) ПРЕОБРАЗОВАТЕЛЬ ПОСЛЕДОВАТЕЛЬНОГО КОДА В ПАРАЛЛЕЛЬНЪ|И (57) Изобретение относится к вычислительной технике, а именно к устройствам преобразования информации, и может быть использовано в системах передачи данных по цифровым каналам. Устройство позволяет не только определять сбои в приеме информации по каналу и выявлять слово, при приеме которого произошел сбой, но и при переходе с канала на канал при асинхронной передаче информация выявлять недостоверные слова и исключать их из дальнейшего использования. Кроме того, устройство обеспе„„SU„„)l 262732 A I чивает работу с различной разрядностью последовательного и параллельного кодов ° Все перечисленное расширяет функциональные возможности устройства и повышает достоверность обрабатываемой информации. Преобразователь последовательного кода в параллельный содержит регистр сдвига, буферный регистр, блок управле-. ния и блок вьщеления паузы. Первый и второй входы блока выделения паузы являются соответственно входом синхронизации и входом синхроимпульсов кода устройства. Третий вход регистра сдвига является информационным входом устройства. Выход буферного регистра и второй выход блока управления являются соответственно выходом устройства и допол.нительным выходом. Блок управления состоит из дешифратора, элемента задержкии двух формирователей импульса. Блок выделения паузы состоит из счетчика импульсов, двух элементов И и элемента НЕ, 2 з.п. ф-лы, 3 ил.

1262732

Изобретение относится к вычислительной технике и может быть использовано в системах передачи данных по цифровым каналам.

Целью изобретения является повышение достоверности преобразуемой информации и расширение области применения путем преобразования кода различной разрядности, На фиг. 1 представлена функциональная схема устройства; на фиг, 2 функциональная схема блока управле-. ния; на фиг. 3 — функциональная схема блока выделения паузы.

Преобразователь последовательного кода в параллельный содержит регистр 1 сдвига, буферный регистр

2, блок 3 управления, блок 4 выделения паузы, первый вход которого является входом 5 синхронизации устройства, а второй вход — входом

6 синхроимпульсов кода устройства.

Выход буферного регистра 2 является выходом 7 устройства. Третий вход регистра 1 сдвига является информационным входом 8 устройства. Второй выход блока 3 управления является. дополнительным выходом 9 устройства.

Блок 3 управления содержит дешифратор 10, первый формирователь 11 импульса, элемент 12 задержки и второй формирователь 13 импульса.

Блок 4 выделения паузы содержит счетчик 14 импульсов, первый элемент

И 15, элемент НЕ 16 и второй элемент

И 17.

Устройство работает следующим образом.

На первый вход блока 4 выделения паузы с входа 5 поступают опорные синхроимпульсы с частотой, близкой к частоте синхроимпульсов кода, по.ступающих с входа 6. Счетчик 14 просчитывает синхроимпульсы, прошедшие через элемент И 17, и периодически обнуляется синхроимпульсами кода.

Если синхроимпульсы кода отсутствуют, что соответствует паузе приема последовательного кода, то счетчик 14 считает опорные синхроимпульсы на выходе элемента И 17 т,е. последова. тельно формирует разряды двоичного кода, которые поступают на элементы

И 15 и элемент НЕ 16 и последовательно формируют импульс паузы и сигнал запрета счета. Сигнал запрета счета поступает на элемент И 17 и запрещаВ связи с этим возникает три слу35 чая работы устройства для преобразования последовательного кода в параллельный: число импульсов кода равно номинальному (и = И); число

40 импульсов кода меньше номинального (и < М); число импульсов кода больше номинального (и o N).

Если количество синхроимпульсов кода равно номинальному, то в допол-.

М нительных разрядах (и+1) и (и+2) регистра 1 сдвига оказывается за,писанным коц "10", который поступает на дешифратор 10 состояния дополнительных разрядов блока 3 управления, импульсом паузы запускается формирователь 11 и формируется им50 пульс, говорящий об окончании приема и о достоверности принятой информации. Импульс паузы задерживается элементом 12 задержки на время, не-. у обходимое для уверенной перезаписи информации из регистра 1 сдвига в буферный регистр 2, и поступает на формирователь 13 импульса, где

ЗО ет йрохождение опорных синхроимпульсов на счетчик 14.

Если синхроимпульсы кода есть, что соответствует приему последовательного кода, то счетчик 14 периоди. чески обнуляется с частотой следования синхроимпульсов кода, близкой к частоте следования опорных синхроимпульсов, и импульсы паузы не формируются. Импульсом паузы производится перезапись разрядов информации из регистра 1 сдвига в буферный регистр 2.

Импульс начальной установки с выхода блока 3 управления поступает на вход начальной установки регистра

1 сдвига и производит его начальную установку, т.е. в младший разряд регистра 1 сдвига записывается " 1", а во все остальные (2 — и + 2) разряды — "0".

По мере поступления последовательного кода и синхроимпульсов на сдвиговый регистр 1 осуществляется прием информации по входу 8.

При смене канала в многоканальных системах передачи информации последовательным кодом количество синхроимпульсов кода между двумя соседними импульсами паузы может изменяться в интервале от 1 до 2 И при номинальной разрядности последовательного кода и = И, 1262732 формируется импульс начальной установки, Если количество синхроимпульсов меньше номинального, то в дополни" тельных разрядах (и+1) и (n+2) ре- 5 гистра 1 сдвига оказывается записанным код "00", который поступает на дешифратор 10 блока 3 управления и импульсов паузы, формирователь 11 не запускается и сигнал конца преобразования не формируется. Импульс паузы поступает на формирователь 13, где формируется импульс начальной . установки.

Если количество синхроимпульсов кода больше номинального, то как только в дополнительном разряде (n+2) регистра 1 сдвига оказывается записанный код "1", который поступает на дешифратор 10 блока 3 управления и вызывает запуск формирователя

13 и запрет запуска формирователя 11.

25 первым выходом дешифратора,. второй

Использование принятой информации осуществляется толька по импульсу конца преобразования, формируемому на выходе 9.

1. Преобразователь последовательного кода в параллельный, содержа- . щий регистр сдвига, о т л и ч а юшийся тем, что, с целью повышения достоверности и расширения области применения путем преобразования кода различной разрядности, в него введены буферный регистр, блок управления и блок выделения .паузы, выход которого соединен с входами управления буферного регистра и блока управления, и информационных выходов регистра сдвига соедине- о ны с соответствующими инфармацианТаким образом, формирование импульса начальной установки осуществляется блоком 3 управления при наличии импульса паузы или при появ. ленин в (n+2) дополнительном разряде регистра 1 сдвига кода " 1", Формула изобретения ными входами буферного регистра, выход которого является выходом устройства, (n+i) и (n+2) выходов регистра сдвига соединень. с информаФ ционными входами блока управления, первый выход которого соединен с первым входом регистра сдвига, а второй выход является дополнительным выходом устройства, первый вход блока выделения паузы является входом синхронизации устройства, а второй вход объединен с вторым входом регистра сдвига и является входом синхроимпульсов кода устройства, третий вход регистра сдвига является информационным входом устройства.

2. Преобразователь по и. 1, о т— л и ч а ю шийся тем, что блок управления содержит дешифратор, первый формирователь импульса, эле мент задержки и второй формирователь импульса, вход которого соединен с выходом элемента задержки, вход которого соединен с выход которого соединен с входом первого формирователя импульса, первый и второй входы дешифратора являются соответственно входом управления и информацонным входом блока управления, выходы первого и второго формирователей импульса являют . ся соответственно первым и вторым выходами блока управления.

3. Преобразователь по п. 1, о т— личающийсятем, чтоблок выделения паузы содержит счетчик импульсов, первый элемент И, элемент ,НЕ и второй элемент И, выход которого соединен со счетным входом счетчи-. ка импульсов, выход старшего разряда которого через элемент НЕ соединен с первым входом второго элемента

И, выходы младшего разряда счетчика импульсов соединены с соответствующими входами первого элемента И, выход которого является выходом блока выделения паузы, второй вход второго элемент И и установочный вход счетчика импульсов являются соответственно первым и вторым входами блока выделения паузы.

1262732

Составитель Б. Ходов

Техред В. Кадар

Корректор Т Колб

Редактор А.Шандор

Тираж 816

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Заказ 5447/59

Производственно-полиграфическое предприятие, r.ужгород, ул.Проектная, 4