Устройство для вычисления квадратного корня из суммы квадратов трех чисел

 

.Изобретение относится к цифровой вычислительной технике и предназначено для использования в специализированных ьшни-ЭВМ. Цель изобретения - повьппение точности вычисления . Устройство дпя вычисления квадратного корня из суммы квадратов чисел содержит три регистра, первый, второй коммутаторы, сумматор, вычитатель , распределитель импульсов, первый и второй входы которого соединены с управляющими входами первого регистра и первого коммутатора, выход которого соединен с вторыми входами сумматора и второго коммутатора, информационньй вход третьего регистра соединен с третьим информационным входом устройства. Новым является введение 4ножителя% делителя;, третьего , четвертого и пятого коммутаторов , группы элементов И. 2 ил. (/

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (59 4 G ..06 F 7/552

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

И АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblT (21) 3878236/24-24 (22) 27.03.85 (46) 07.10.86. Бюл. Ф 37 (72) Е.Я. Ваврук, А.А. Мельник и И.Г. Цмоць (53) 681.325(088.8) (56) Авторское свидетельство СССР

У 1027719, кл. G 06 F 7/552, 1982.

Авторское свидетельство СССР

У 1196854, кл. G 06 F 7/552, 1984. (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ КВАДРАТНОГО КОРНЯ ИЗ СУММЫ КВАДРАТОВ

ТРЕХ ЧИСЕЛ (57). Изобретение относится к цифровой вычислительной технике и предназначено для использования в специализированных мини-ЭВМ. Цель изоб„„SU„„1262488 А 1 ретения — повьпиение точности вычисления. Устройство для вычисления квадратного корня иэ суммы квадратов чисел содержит три регистра, первый, второй коммутаторы, сумматор, вычита тель, распределитель импульсов, первый и второй входы которого соединены с управляющими входамн первого регистра и первого коммутатора, выход которого соединен с вторыми входами сумматора и. второго коммутатора, информационный вход третьего регистра соединен с третьим информационньж входом устройства. Новым является введение умножителя, делителя, третьего, четвертого и пятого коммутаторов, группы элементов И, 2 ил.!

262488

Изобретение относится к цифровой вычислительной технике и предназначено для испоЛьзования в специализированных мини-3ВМ, Целью изобретения является повышение точности вычисления устройства.

Сущность изобретения заключается в том, что вычисление функции

z= fx +х +х разделено на два этапа

3 вычисления по следующим формулам. этап: вычисление z = !x,2+õ

=,=I x, I +i:; I — - о — д, (1) где

Ix I xе

I x,l + fx,l

62

2 2(I x,l +Ix 1 -S„7

II этап: вычисление x= lв,,+х„.

z=z +! х I -h, --8,, (2) где

2. Ix I

21 Iz I + Ix ь

6г1 гг 2(21+ !х 3! -. 621 ) поправки S, (62„); „2 (о 2) выведены из следующих соотношений. Для вычисления первой поправки 8,2 (6 ) принимается, что 6„2 (6 ) =О. Тогда х,+х,,=(!х,1+ !х,! — 6„) и

Л Ixl Ix I

Ix,i + Ix,l

Для вычисления второй поправки рассматривается выражение х +x =(Ix j +

1 2 1

+ Ix I — о,„- 6„), откуда следует,, что

+ 8„-2,(I õ,} +! хгj -81 ) -6,2 =О, при этом принимается, что Ь12 =О. Тогда

Б„

27 х ) el õ,1-S

В итоге получаем соотйошение для вычисления квадратного корня из суммы квадратов трех чисел с точностью

0,4Х, На фиг. 1 приведена структурная схема устройства; на фиг. 2 — временная диаграмма работы устройства.

Устройство содержит регистры 1-3, коммутаторы 4-8, сумматор 9, вычитатель 10, умножитель 11, делитель 12, распределитель 13 импульсов, группу

14 элементов И, информационные входы !

5, выход 16, выходы регистров 1719, выход 20 делителя, выходы 2!-29 распределителя импульсов.

Устройство работает следующим образом.

Распределитель 13 формирует импульсы на выходах 21, 23 и 24, по

5 !

0 !

40 которым модули чисел х 1, х п(х записываются сос1тветственно а регистры I 3. Иа сумматоре 9 происходит суммирование Ix I н I x I, поступающее через открытый коммутатор 4 по первым входам на второй вход сумматора (Ix I +Iх !), на умножителе !1 — (! х,)

jx 1), на вычитателе 10 — (jх, I— †(х ), на делителе 12 — (†)= !

x I lx,I

2 I x,l + Ix,! — Значения (I x I +Ix,j) и B записываются в момент т,г соответственно в регистры 1 к 2. Далее происходит вычитание на вычитателе 10 содержимого регистра 2 от регистра 1, т.е. форируется :.ачение (! x j +jx,j -01 которое в момент t записывается в

3 регистр

Далее через коммутаторы S и 8 на умножителе 11 формируется (6 )

11 поступающий на один из входов делителя 12, на другой вход которого по- ступает значение 2(.Ix,j +Ix j -g ).

Умножение на два сделано монтажно на коммутаторе 8, т.е. в момент t i а1 в регистр 2 записывается значение

Б

S = †----,, полученное

2i"!х, +1хгj с делителя 12. Потом формируется на вычитателе 10 значение кл, которое записывается в момент. t в ре5 гистр 1. После этого через коммутатор

4 проходит информация с регистра 3.

Работа устройства происходит аналогично рассмотренному с той разницей,, что вместо !х,j -Iz,j вместо !х !1х 1, т.е, в момент t в регистр

I записывается значение (z +!х ), 2 в регистр 2-&„ и т.д. Значение z в момент +, через открытые элементы

1О

И группы 14 поступает на выход устройства, формула изобретения

Устройство для вычисления квадратного корня из суммы квадратов трех чисел, содержащее три регистра, первый и второй коммутаторы, сумматор, вычитатель и распределитель импуль- I сов, первый и второй выходы которого соединены соответственно с входом синхронизации первого регистра и уп" равляющим входом первого коммутатора, выход которого соединен с первым входом сумматора и первым информационным входом второго коммутатора, вход третьего аргумента устройства соединен

126?488 с информационным нходом второго регистра, о т л и ч а ю щ е е с я тем, что, с целью повышения точности, в него введены с третьего по пятый коммутаторы, группа элементов И, ум- 5 ножитель и делитель, первый вход которого соединен с выходом умножителя, первый вход которого соединен с выходом второго коммутатора, второй информационный вход которого соединен 10 с выходом первого регистра, первым входом вычитателя, первыми входами соответствующих элементов И группы и вторым входом сумматора, выход которого соединен с первым информа- 15 ционным входом третьего коммутатора, второй информационный вход которого соединен с входом первого аргумента устройства, вход второго аргумента которого соединен с первым инфор- 20 мационным входом четвертого коммутатора, второй информационный вход которого соединен с выходом делителя, второй вход которого соединен с выходом пятого коммутатора, первый ин- 25 формационный вход которого соединен г с выходом вычитателя и третьим информационным входом третьего коммутатора, выход которого соединен с информационным входом первого регистра, выход четвертого коммутатора соединен с информационным входом третьего регистра, выход которого соединен с первым информационным входом первого коммутатора, второй информационный вход и выход которого соединены соответственно с выходом второго регистра и вторым входом вычитателя, выход сумматора соединен с вторым информационным входом пятого коммутатора, выход первого коммутатора соединен с вторым входом умножителя, выходы распределителя импульсов с третьего по девятый соединены соот ветствейно с входом синхронизации третьего регистра, входом синхронизации второго регистра, первым управляющим входом третьего коммутатора, вторым управляющим входом третьего коммутатора, управляющим входом четвертого коммутатора, управляющим входом второго и пятого коммутаторов и вторыми входами элементов И группы, выходы котоРых соединены с выходом устройства, !

262488

° Ф

Составитель А. Зорин

Редактор В. Данко Техред Д.Сердасоэа Корректор М. Пожо

Заказ 5428/46 Тираж 67! Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий !!3035, Москва, Ж-35, Раушская наб. д, 4/5

Ф

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная,