Приемное интервально-кодовое устройство

 

Изобретение относится к электросвязи . Повьшается быстродействие при увеличении длины кодовых комбинаций. Устройство содержит входной согласувцкй блок I, блок управления 2, счетчик 3, буферный регистр 4, г-р тактовых импульсов 5, дешифратор полярности 6, решашвий блок 7, блок сравнения кодовых комбинаций 8, распределитель (Р) 9, коммутатор 10, накопитель (Н) И, регистр сдвига (РС) 12, и элемент И 13. Прием информации осуществляется до тех пор, пока не будут приняты Н записаны через кo fyтaтop 10 в Н И все знаки кодограммы, при этом во всех разрядах PC 12, д.б. записаны I. Тогда элемент И 13 выдает сигнал, сбрасывающий PC 12 и Р 9 исходное состояние и разрешающей в .«. 1 считывание информации на исполнение . Т, обр., на передахжую сторону передается сигнал Квитаицкл. Цель достигается введеиием Р 9, коммутатора 10, Н П, PC 12 и злемента И J3. I кл. г (Л ф со

саки саеетских

NM

РЕСПУБЛИК. Я0„„1261130 А1 „ Н 04 1. 25/38

ГОСУДАРСТВЕН%И КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТШИЙ И ОТНРЫТ1Й институт

ОПИСАНИЕ ИЗОБРЕТЕНИг;, К АЬТОРСКОМУ СВИДЕТЕЛЬСТВУ (54) ПРИЕМНОЕ ИНТЕРВАЛЬНО-КОДОВОЕ

УСТРОЙСТВО (57) Изобретение относится к электросвязи. Повьиается быстродействие прн увеличении длины кодовых комбинаций .

Устройство содервит входной согласуaaydl блок 1, блок управления 2, счетчик Э, буферный регистр 4, r-p такто(2I) 390!902/24-09 (22) 27.05.85 (46) 30.09.86. Бюл. У 36 (72) В. В. Вилесов, Е. В. Резепэв и Р- П. Карасев (53) 621.394.62(088.8) (56) Авторское свидетельство СССР

Ф 469217, кл. Н 04 L 25/38, 1972.

Авторское свидетельство СССР

Ф 1029422, кл. Н 04 L 25/38, 1981 вых импульсов 5, дсиифратор полярности 6, реаающий блок 7, блок сравнения кодовых комбинаций 8, распределитель (Р) 9, коммутатор 10, накопитель (Н) Il, регистр сдвига (РС) 12 ° и элемент И 13. Прием информации осуществляется до тех пор, пока не будут приняты н записаны через конкутатор

10 в Н 11 все знаки кодограюаа, при этом во всех разрядах PC 12, д.б. записаны "I". Тогда элемент И 13 выдает сигнал, сбрасывающий РС 12 и P 9 исходное состояние и разрезающий в 1 считывание информации на испытненне. Т. обр., на передакщую сторону передается сигнал "Квнтанцз,я".

Бель достигается введением P 9, коммутатора 10, Н ll, PC 12 и элемента

И 13. 1 кл °

i 26» 3О

Изобретение относится к электросвязи и монет быть использовано в системах передачи информации.

Целью изобретения является повющение быстродействия при увеличении % длины кодовых комбинаций.

На чертеае изобракена структурная злектрнчвсхая схема предлокенного устройс-.ва.

Приемное интервально-кодовое устройство содержит входной согласующий блок l, блок 2 управления, счетчик

3, буферный регистр 4, генератор 5 тактовых импульсов, деаифратор 6 полярности, реаающнй блок 7, блок 8 сравнения кодовмк комбинаций, распределитель 9 ° коммутатор 10, накопитель !1, регистр 12 сдвига, элемент

И 13. ! 20

Устройство работает следующим образом.

При поступлении первой посылки входной согласующий блок I выдает в дедяфратор 6 полярности сигнал о полярности поступившей посылки, который заломинается и запр .щает прохождение других сигналов от входного согласующего блока I, кроме сигнала о поступлении последней посылки. По сигналу о поступлении первой посылки дешнфра ор полярности 6 запускает геиератур 5 тактовых импульсов и выдает сигнал в блок 2 управления, который эадермивается на один такт работы

35 генератора 5 тактовых импульсов н поступает на его счетнь" вход.

При поступлении второй посылки входной согласующий блок l выдает в блок 2 управления сигнал о полярного сти посылки, который запоминается, эалрещает поступление сигнала о поступлении третьей посылки той ке полярности для считывания информации с выходов двоичного счетчика 3, открьг45 вает выходы двоичного счетчика 3 и входы буферного регистра 4 н готовит цепь выдачи сигнала управления на открытие входов буферного регистра

4 и включения блока 8 сравнения кодовых комбинаций. Если вторая посылка поступила полохительной полярности, то блок 2 управления открывает пря- . мые rm:оды двоичного счетчика 3, а если отрицательная, то — инверсные, при этом кодовая комбинация записывается в m-1 разрядов буферного регистра 4.

При поступлении третьей посылки входной согласующий блок 1 выдает в блок 2 управления сигнал о полярности по ылки, ко-орый, если полярность третьей посылки противоположна второй, запоминается, поступает на открытие входов двоичного счетчика 3 и запрещает прохолдение любых других посылок, в том числе и ломаных, на открытие информационных выходов двоичного счетчика 3. Если посылка полокительнан, то открываются прямые выходы двон-.ного счетчика 3, а если отрицательная, то — инверсные, í кодовая комбинация поступает на вход блока 8 сравнения кодовых комбинаций.

Кроме того, по сигналу о третьей посылке блох 2 управления открывает информационные m 1 выходы буферного регистра 4 и полает сигиал на включение блока 8 сравнения кодовых комбинаций. Если кодовые комбинации с выходов двоичного счетчика 3 и буферного регистра 4 поразрядно совпадут, то блок 8 сравнения кодовых комбинаций выдает сигнал в решающий блок 7, который запоминается его первой ступенью.

При посту ленин четвертой посылки входной согласующий блок 1 выпает сигнал о полярности посылки, xoropa.i поступает в дешифратор 6 полярности.

Если полярность четвертой 1осылки противоположна первой н она поступила одновременно с импульсом переполнения двоичного счетчика 3, то дешифратор 6 полярности эаписывае." в старший разряд буферного регистра 4

"1", если первая посылка была лолокительная, а последняя отрицательная, то -"1" и выдает сигнал э решающий

1 блок 7. При э1ом решяюоь и блок 7 âüñдает сигнал, открывающий информационные входы коммутатора 10 н записывает "1" в первый разряд регистра 12 сдвига, вхо,, которого подготовлен к записи решаихцим сигналом с первого выхода распределителя 9. Кроме того, этим хе разрешающим сигналом открьгваются первые m ключей коммутатора

10, через которые информацию с выхода буферного р гистра 4 запоминают в первых m элементах памяти накопителя 11.

Импульс переполнении двоичного счетчика 3 поступает в блок 2 управления, где задерживается на время, необходимое для записи информации в

Составитель О. Геллер

Редактор М. Недолу;;.с.:ко ?ехред M.Õîäàttè÷ Корректор А. Зииокосов

Заказ 5247/59

Тираэг 624 Подписное, ВНИИПИ Государственного комитета СССР по делам иэобретении и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Укгород, ул. Проектная, 4

3 261! какопитель ll. Зад ршанный сигнал сбрасывает в исходкое состояние элементы памяти блока 2 управления, дешифратора 6 полярности, решающего блока 7, буферного регистра 4 н двоичный счетчик 3 и, кроме того, поступает на вход распределителя 9, сигнал с которого поступает на вход регистра 12 сдвига и открывает вторые m ключей коммутатора 10, цикл приема второго и последующих знаков повторяет цикл приема первого. При этом распределитель 9 делает m последовательных переключений, подключая очередные ш входов накопителя I I через коммутатор 10 к выходам буферного регистра 4,и регистр 12 сдвига считает правильно принятые знаки. Прием информации осуществляется до тех пор, пока ке будут приняты и записаны в накопитель 11 все знаки коаограж ы, при этом эо всех разрядах регистра

12 сдвига дол кны быть записаны "I

Тогда элемент И 13 выдает в накопитель 1! сигнал, реэрешающий счнтываxve информации на исполнение, сбрасывает регистр 12 сдвига и распределитель 9 в нс ходкое сг1сто якие, а на ие редиющую сторг ну передают сигнал "Kittyò»tt tttt tt

10 формула иэобретеиия

Приемное интервально-ходовое устройство, содержащее входной согласующий блок, первый и втс. ой выходы которого со цинены соответственна с иер вым и вторым входами блока управления и соответственно с перььм н вторым входами дешифратора полярности, первый выход которого соединен с пер- 4р вым входом решавшего блока, второй вход которого подключен к первому выходу счетчика, к третьему входу дешифратора полярности и к третьему входу "доха управления, четвертый 4 вхэд которого подключен к второму вь коду дешифратора полярности и к входу генератора тактовых импульсов, единичный выход котор го соединен с пя-. тым входом блока управления, первый выход которого соединен с четвертьв4 входом дешифратора полярности, третий выход которого соединен с первьв4 входом буферного регистра, второй вход которого подключен к второму выходу блока управления ° третий выход которого соединен с первым входом счетчика, вторые выходы которого подключены к третьим входам буферного регистра н к первым входам блока сравнения кодовых комбинаций, вторые входы которого подключены к первым выхо дам буферного регистра, при отом выход блока сравнения кодовых комбикаций соединен с третьим входом решаю" щего блока, о т л и ч а ю щ е е с я тем, что, с целью повьаиения быстродействия при увеличении длины кодовых комбинаций, в него введены реги тр сдвига, элемент И, коммутатор, нако.питель и распределитель, выходы которого соединены с первыми входами ком" мутатор» и с первыми входаье4 регистра сдвига, выходы которого подключены к входам элемента И, выход которого соединен с иервыч входом накопителя, с вторью входом регистра сдвига и с первым входом распределителя, второй вход которого подключен к четвертому выходу блика управления, к пятому входу дешифратора полярности, к второму входу счетчика, к четвертому входу буферного регистра и к четвертому. вхи решающего блока, выход которого соединен с третьим входом регистра сдвига и с вторьм входом коммутатора, выходы которого соединены с вторьмк входами накопителя, причем первые и второй выходы буферного регистра подключены соответственно к третьим и четвертому входам коммутатора, а инверсный вмкод ген ратора тактовых импульсов соедииеи с шестым входом блока управления.