Устройство для преобразования цифровых сигналов в аналоговые
Изобретение относится к области вычислительной техники и позволяет упростить устройство за счет сокращения количества МОП-транзисторов. Ток, поступающий с выхода источника 2 тока на вход п-каскадного делителя тока, делится в каждом каскаде, состоящем из четырех МОП-транзисторов, на две части. Одначасть тока поступает через четвертый МОП-транзистор 10 на вход следующего более младшего каскада, а другая часть тока, в зависимости от сигнала (отпирающего или запирающего), поданного на транзисторы 7 и 8, поступает либо на инвертирующий вход усилителя 3, либо - на нулевую шину. Токи., поступившие на инвертирующий вход усилителя 5, складьгоаются и преобразуются на его выходе в напряжение, пропорциональное величине входного тока. 1 ил, СО С N9 СЛ - 00 см
СОЮЗ СОВЕТСНИХ
СОЦИАЛИСТИЧЕСНИХ
РЕСПУБЛИН (51) 4 Н 03 N 1/66
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
К IlATEHTY
ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 2987850/24-24 .(22) 26.09.80 (31) Р 2939 455.6 (32) 28.09.79 (33) DE (46) 23.09.86. Бюл. ¹ 35 (71) Сименс АГ (DE) (72) Фритйоф фон Зихарт и Вольф
Шпрингштуббе (DE) (53) 681.325(088.8) (56) IEEE International Solid-State
Circuit Conference. Digest of Technical Papes, 1978, р. 187.
Патент ФРГ № 1233820, кл. Н 03 М 1/бб, 01.09.78. (54) УСТРОИСТВО ДЛЯ ПРЕОБРАЗОВАНИЯ
ЦИФРОВЫХ СИГНАЛОВ В АНАЛОГОВЫЕ (57) Изобретение относится к области вычислительной техники и позволяет
„„80 „„1259968 А 3 упростить устройство за счет сокращения количества МОП-транзисторов.
Ток, поступающий с выхода источника
2 тока на вход и-каскадного делителя тока, делится в каждом каскаде, состоящем из четырех МОП-транзисторов, на две части. Одна часть тока поступает через четвертый MOH-транзистор
10 на вход следующего более младшего каскада, а другая часть тока, в зависимости от сигнала (отпирающего или запирающего), поданного на транзисторы 7 и 8, поступает либо на инвертирующий вход усилителя 3, либо— на нулевую шину, Токи., поступившие на инвертирующий вход усилителя 5, складываются и преобразуются на
его выходе в напряжение, пропорциональное величине входного тока. 1 ил.
1259958 2
I входы переключающих устройств 4 являются шинами входного кода Б -В а их первые и вторые выходы соедийены с соответствующими управляющими входами первого 7 и второго 8 МОПтранзисторов и-каскадного делителя 1 тока.
Конструктивно переключающее устройство может быть выполнено, например, на двух поспедовательно включенных инвертирующих ключевых транзисторных каскадах, выход второго иэ которых является первым выходом, а выход первого — нторым выходом переключающего устройства 4.
Устройство работает следующим образом.
Ток, поступающий с выхода источника 2 тока на вход и каскадного делителя 1 тока, делится н каждом каскаде на дне части. Одна часть тока поступает через четвертый МОП-транзистор
10 на вход следующего более младшего каскада, а вторая часть тока, в зависимости от сигнала (отпирающего или запирающего), поданного на транзисторы 7 и 8, либо поступает на иивертирующий вход усилителя 3, либо— на нулевую шину. Оставшаяся от деления н последнем каскаде часть тока через пятый МОП-транзистор ll поступает на нулевую шину. Токи, поступившие на инвертирующий вход усилителя. 5, складываются и преобразуются на его выходе н напряжение, пропорциональное величине входного кода. В зависимости от значения кодовой цифры в знаковом разряде входного кода выходной ток либо вытекает, либо втекает в источник 2 тока, при этом на выходе устройства формируется соответственно отрицательное или положительное напряжение.
Устройство относится к вычислительной технике и может быть исполь-: зовано в информационно-вычислительных системах, а также для связи вычислительных устройств с аналоговыми 5 объектами управления.
Цель изобретения — упрощение устройства sa счет сокращения числа
N0II-транзисторов.
На чертеже приведена функциональная схема устройства.
Устройство содержит п-каскадный делитель тока типа 8-2Н где n— число разрядов цифровых сигналов, выполненный на одинаковых MOII-òðàíэисторах, источник 2 тока, источник
3 напряжения, п переключающих уст— ройств 4, к входу которых подключен выход источника 3 напряжения, и операционный усилитель 5.
Выход операционного усилителя
5 соединен через резистор б обратной связи с инвертирующим входом и первым выводом 7 МОП-транзистора в каждом каскаде п-каскадного делителя
1 тока. Неинвертирующий вход операционного делителя 5 подключен через второй МОП-транзистор 8 к второму выводу первого МОП-транзистора 7 и.первому выводу третьего МОП-транзистора
9, второй вывод которого соединен с первым выводом четвертого МОП-транзистора 10 в каждом каскаде п-каскадного делителя 1 тока. Второй вывод четвертого МОП-транзистора 10 соединен с первым ныводом четвертого МОПтранзистора 10 и вторым выводом третьего МОП-транзистора 9 более младшего каскада и-каскадного делителя 1 тока. Выходная шина источника 2 тока подключена к первому выводу четвертого МОП-транзистора 10 старшего каскада и-каскадного делителя тока. Нулевая шина источника 2 тока соединена с пер-4 вым выводом дополнительного 11 транзистора, второй вывод которого соединен с вторым выводом четвертого !
МОП-транзистора младшего каскада и-каскадного делителя 1 тока. Управляющий вывод дополнительного транзистора ll объединен с управляющим выводом третьих 9 и четвертых !О МОПтранзисторов и подключен к выходу источника 3 управляющего напряже- Ы ния. Управляющий вход источника 2 тока соединен с шиной В знакового разряда входного кода. Управляющие
Запирающее выходное напряжение переключающего устройства 4 равно
ОВ, а отпирающее — выходному напряжению источника 3, которое поддерживает постоянно проводящее состояние транзисторов 9 и 10 н каскадах и дополнительного транзистора
ll, Использование в каждом каскаде и-каскадного делителя тока транзистора 9 в постоянно включенном состоянии позволяет преобразовать входной код в напряжение с высокой точностью с помощью достаточно простых средств.
9968
125
Составитель А. Симагин
Редактор В, Иванова ТехредА.Кравчук Корректор М. Самборская
Заказ 5!43/60 Тираж 816 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д. 4/5
Производственно-полиграфическое предприятие, г. ужгород, ул. Проектная, 4 формула изобретения
Устройство для преобразования цифровых сигналов в аналоговые, содержащее и-каскадный делитель тоКа H11 R-2R, выполненный на одинаковых МОП-транзисторах, источник тока, источник напряжения, и переключакицих устройств, к входу которых подключен выход того же или другого источника такого же напряжения и 10 операционный усилитель, выход кото.рого соединен через резистор обратной связи с инвертирующим входом и первым выводом первого МОП-транзистора в каждом каскаде и-каскадного 15 делителя тока, неинвертирующий вход через нторбй МОП-транзистор в каждом каскаде и-каскадного делителя тока соединен с первым выводом третьего
МОП-транзистора, второй вывод кото- 20 рого соединен с первым выводом четвертого МОП-транзистора, второй вывод которого соединен с первым выводом четвертого МОП-транзистора и вторым выводом третьего МОП-тран- 25 зистора более младшего каскада и-каскадного делителя тока, выходная шина источника тока подключена к первому выводу четвертого МОП-транзистора самого старшего каскада 30
1-каскадного делителя тока, нулевая
4 шина источника тока соединена с первым выводом дополнительного МОПтранзистора, второй нывод которого соединен с вторым выводом четвертого МОП-транзистора самого младшего каскада и-каскадного делителя тока, управляющий нывод которого объединен с управляющими выводами четвертых МОП-транзисторов всех каскадов и-каскадного делителя тока и подключен к шине источника управляющего напряжения, управляющий вход источ1 ника тока соединен с шиной знакового разряда входного кода, управляющие входы и переключающих устройств являются шинами входного кода, а первые и вторые выходы каждого переключающего устройства соединены с соответствующими управляющими входами первого и второго МОП-транзисторов соответствующего каскада и-каскадного делителя тока, о т л и— ч а.ю щ е е с я тем, что, с целью
его упрощения, в каждом каскаде и-каскадного делителя тока второй вывод первого МОП-транзистора соединен с вторым выводом второго и первым выводом третьего МОП-транзисторов, а управляющий вход третьего
МОП-транзистора подключен к шине источника напряжения.


