Вычислительное устройство

 

Изобретение относится к области вычислительной техники и может быть использовано в различных моделирующих системах. С целью увеличения быстродействия гфи умножении совокупности чисел, представляющих собой детерминированные функции, квантованные по уровню и по времени, в устройстве применены две схемы сравнения, которые управляют коммутаторами для осуществления реверсивного режима работы счетчиков аргументов и схемой управления, передающей значения аргументов на накапливающий сумматор. Это позволяет сократить время перемножения , которое в этом случае пропорционально приращениям перемножаемых чисел. 1 ил. 3 табл. ГчЭ ел tsD СП

СОЮЗ СОВЕТСКИХ

СООИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

„„SU„„125925

А1 (дц 4 С 06 F 7/52 г

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ ..

Н А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3851404/24-24 (22) 28; 01, 85 (46) 23.09.86. Бюл. 9 35 (71) Институт проблем моделирования в энергетике AH УССР (72) Ю.А.Плющ (53) 681. 325 (088. 8) (56) Авторское свидетельство СССР

У 1108439, кл. G 06 Р 7/52, 1982.

Авторское свидетельство СССР

М 1198517, кл. G 06 F 7/552, 1984. (54) BbF5ICJIHTEJIbH0E УСТРОЙСТВО (57) Изобретение относится к области вычислительной техники и может быть использовано в различных моделирующих системах. С целью увеличения быстродействия при умножении совокупности чисел, представляющих собой детерминированные функции, квантованные по уровню и по времени, в устройстве применены две схемы сравнения, которые управляют коммутаторами для осуществления реверсивного режима работы счетчиков аргументов и схемой управления, перецающей значения аргументов на накапливающий сумматор.

Это позволяет сократить время перемножения, которое в этом случае пропорционально приращениям перемножаемых чисел. 1 ил. 3 табл.

1259253

Изобретение относится к автоматике и вычислительной технике, в частности к устройствам для обработки данных, и может быть использовано в различных информационно-измерительных и управляющих системах, где необходимо перемножать последовательности чисел, квантованных по уровню и по времени.

° Цель изобретения — расширение функциональных возможностей за счет возможности выполнения умножения.

На чертеже представлена функциональная схема предлагаемого устройТаблица

Входы

Выходы

j 2 ) 3 ллл о ллп о

О 0 О о ллл. о >>Лд о

Схемы 6.1 и 6.2 сравнения предназначены для выработки потенциалов. на своих выходах .в соответствии с табл.2.

Т а б л и ц а.2

Выходы

Значения величин на первому и втором о2 входах схем срав нения ства, Устройство содержит первый и второй информационные входы 1 и 2, тактовый вход 3, первый и второй комму таторь> 4.1 и 4,2, первый и второй реверсивные счетчики 5.1. и 5.2 импульсов, первую и вторую схемы 6. 1. и 6.2 сравнения, блок 7 памяти управляющих кодов, первую и вторую группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 8. t и 8.2, первую и вторую группы элементов И 9.1 и 9.2 многовходовый сумматор 10, регистр 11 и выход 12 устройства.

Работа коммутаторов 4 .1 и 4.2 может быть описана табл,1.

Работа блока 7 памяти управляющих кодов может быть описана табл. 3.

Таблица3

Входы Выходы

1 2 3 4 1 2 3 4 5 6

О О О О

0 1 0 О

О 0

0 О

О О 0 О

0 1 1 1

О 0 1 О О 1 О О О О

0 1 0 О О О 0 1 1 1

15 О 1 О 1 1 t 1 1 1 1

О 1 1 О О 1 0 О t

1 О О 0 О О О О 1 0

201 О О 1 1 1 О О 1 О

1 О

1 О 0 1

О 1 1 О

Устройство работает следующим образом.

В исходном состоянии реверсивные счетчики 5.1 и 5.2 импульсов и регистр 11 обнулены. На вход 3 поступают импульсы с частотой Г. На входы

i и 2 устройства поступают нулевые значения кодов.В соответствии с табл.1 работы коммутаторов 4.1 и 4.2 и табл.2 работы схем сравнения на вход> реверсивных счетчиков 5.1 и 5.2 импульсов с входа 3 импульсы не поступают, и на выходе сумматора 10 в соответствии с табл.3 имеем нулевое значение кода.

Рассмотрим работу схемы устройства при поступлении на его входы 1 и 2 ко40 дов чисел m = 3 и и = 5 соответственно. При изменении состояний реверсивных счетчиков 5.1 и 5.2 по заднему фронту импульсов и при записи информации с выхода сумматора 10 в регистр

45 11 по переднему фронту импульсов, поступающих с тактового входа 3 устройства, значения m и и, поступающие на входы 1 и 2 устройства, должны быть поданы непосредственно после заднего фронта импульса. В этом случае схемы 6.1 и 6.2 сравнения вырабатывают на своих первых выходах значения единицы, а на вторых выходах — значения нуля. В соответствии с табл.3 на вы55 ходе сумматора 10 вырабатывается следующее значение кода, при представлении чисел »> и и пятью двоичными разрядами:

1259253

00000

10

00001 — код на выходе сумматора

По переднему фронту следующего импульса указанное значение кода с выхода сумматора записывается в регистр II.

В соответствии с табл.1 коммутаторы подсоединяют суммирующие входы реверсивных счетчиков 5.1 и 5.2 импульсов к входу 3, и IIo заднему фронту поступающего на их вход импульса реверсивные счетчики импульсов устанавливаются в состояние, соответствующее коду. на их выходе равному 00001» . . 2

На этом первый такт работы устройства закончен.

На втором такте на выходе сумматора 10 устанавливается следующее значение кода:

00001

При поступлении заднего фронта импульса на вход реверсивного счетчика 5.2 последний устанавливается в значение, соответствующее коду

00100.

В этом случае йа пятом такте работы устройства на выходе сумматора

10 образуется следующее значение ко40 Да:

00001

00001

01 код на выходе регистра

t1 код с выхода группы элементов И 9. 1 код с выхода группы элементов И 9.2 код с третьего и четвертого выходов блока 7 памяти управляющих кодов код на выходе регистра 11 код на выходе группы элементов И 9.1 код на выходе группы элементов И 9.2 код на третьем и четвертом выходах блока 7 памяти управляющих кодов которое по переднему фронгу импульса записывается в регистр.

При поступлении заднего фронта импульса реверсивные счетчики 5.1 и 5.2 устанавливаются в состояние, соответствующее коду 00011» . = 3. .%

В этом случае схема 6.1 сравнения в соответствии с табл.2 вырабатывает значение нуля на своих выходах, и в соответствии с табл. 1 импульсы на вход реверсивного счетчика 5.1 через коммутатор 4.1 не поступают.

На четвертом такте работы устрой.ства в соответствии с табл.3 на выходе сумматора 10 образуется следующее значение кода:

01001 — код на выходе регистра 11

00011 — код на выходе группы элементов И 9.1

000000 — код на выходе группы элементов И 9.2

00 — код на третьем и.четвертом выходах блока

7 памяти управляющих кодов

01100 — код на выходе сумматора 10 которое по переднему фронту импульса записывается в регистр 11.

00100 — код на выходе сумматора 10 которое по переднему фронту импульса записывается в регистр 11.

При поступлении заднего фронта импульса реверсивные счетчики 5.1 и

5.2 устанавливаются в состояние,соответствующее коду 00010 = 2.„ »

На третьем такте работы устройства на выходе сумматора 10 образуется следующее значение кода

01001

01100

00011

00000

01111 которое по переднему фронту импульса записывается в регистр 11.

По заднему фронту импульса реверсивный счетчик 5.2 устанавливается в состояние, соответствующее коду 00101 и схема 6.2 сравнения вырабатывает на своих выходах в соответствии с

55 табл.2 нулевые значения потенциалов.

Тогда в соответствии с табл.3 на выходе сумматора 10 образуется значение кода

О»»

00000

00000

1259253

10000

00000

00100

0»».. 15„. которое все время перезаписывается в регистр » по переднему фронту импульсов.

° Таким образом, на выходе регистра

» вырабатывается значение произведения йхп Зх5 = 15. ,При поступлении на входы устрой-! ства новых значений кодов чисел m

1 и и схема работает в соответствии с описанным алгоритмом ее функционирования, Например, при поступлении m = =6 и.п 4 схема работает следующим образом. 20

На первом такте работы устройства схема 6.1 сравнения вырабатывает на первом выходе в соответствии с табл.2 значение единицы, а схема 6,2 сравнения вырабатывает значение единицы на втором выходе. На выходе сумматора 10 в соответствии с табл.З образуется следующее значение када (переносы за пределами принятой нами разрядной сетки не учитываются): 30

01 » 1 — код на выходе регистра 11

» 100 — код на выходе группы элементов И 9.1

00101 — код на выходе груп- З5 пы элементов И 9.2

01 — код на третьем и четвертом выходах блока

7 памяти управляющих кодов 40

10000 — код на выходе сумматора 10 которое по переднему фронту импульса записывается в регистр » .

При поступлении заднего фронта им-45 пульса реверсивный счетчик 5.1 устанавливается в состояние, соответствующее коду 00100, в это же время, учитывая, что задний фронт импульса подан на вычитающий вход, устанавлива ется и реверсивный счетчик 5.2.

На втором такте работы устройства схема 6.2 сравнения вырабатывает на своих выходах нулевые значения потенциалов в соответствии с табл.2, а в соответствии с табл.3 на выходе сумматора 10 образуется значение кода, равное

10100 которое по переднему фронту импульса записывается в регистр » .

По заднему фронту импульса реверсивный счетчик 5.1 устанавливается в состояние, соответствующее коду

00101. Реверсивный счетчик 5.2 .своего состояния не меняет, так как схема 6,2 сравнения на втором такте работы устройства выработала на своих выходах нулевые значения потенциалов.

На третьем такте работы устройства на выходе сумматора 10 образуется значение кода равное

11000 . = 24 что соответствует произведению m x

x ll = 6x4 = 24, oTopoe no переднему фронту импульса записывается в регистр » .

По заднему фронту импульса ревер-. сивный счетчик 5.1 устанавливается в состояние 00110, которое равно значению ш, и схема 6.1 сравнения

S вырабатывает на своих выходах нулевое значение потенциалов, и в соответствии с табл.1 коммутатор 4.1 закрывает поступление импульсов на реверсивный счетчик 5.1, а в соответствии с табл.3 на выходе сумматора образуется значение кода, равное значению кода на выходе регистра », которое все время, до поступления следующих значений чисел ш"и и", перезаписывается в регистр 11.

Формула изобретения

Вычислительное устройство, содержащее первый и второй счетчики, первую схему сравнения, первый и второй коммутаторы, первые выходы которых подключены соответственно к суммирую щим входам первого и второго счетчиков, а вторые выходы соединены соответственно с вычитающими входами перрого и второго счетчиков, выходы первого счетчика соединены с первой груп53

Составитель А.Жижин

Техред И. Попович

Редактор О.Юрковецкая

Корректор Т.Колб

5122/46 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035» Москва, Ж-. 35, Раушская наб., д.4/5

Заказ

Производственно-полиграфическое предприятие, r.Óæãîðîä» ул.Проектная,4

7 12592 пой входов первой схемы сравнения, вторая группа входов которой подключена к первому информационному входу устройства, первый .и. второй выходы первой схемы сравнения соединены с управляющими входами первого коммутатора, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет возможности выполнения умножения, в него введены 10 блок памяти управляющих кодов, вторая схема сравнения, первая и вторая группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, первая и вторая группы элементов И, многовходовый сумматор, регистр, причем <5 выходы первого счетчика соединены с первыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ первой группы, вторые входы которых подключены к первому выходу блока памяти управляющих кодов, пер- 20 вый и второй адресные входы которого соединены соответственно с первым и вторым выходами первой схемы сравнения, третий и четвертый адресные вхо-. ды блока памяти управляющих кодов 25 соединены соответственно с первым и вторым выходами второй схемы сравне-. ния и с управляющими входами второго коммутатора, информационный вход которого соединен с информационным входом первого коммутатора, управляющим входом реги тра и подключен к тактовому входу устройства, второй информационный вход которого соединен с первой группой входов второй схемы сравнения, вторая группа входов которой подключена к выходу счетчика и к первым входам элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы, выходы которых подключены к первым входам элементов И второй группы, выходы icoторых соединены с второй группой входов многовходового сумматора, первая группа входов которого подключена к выходам элементов И первой группы, вторые входы которых соединены с вторым выходом блока памяти управляющих кодов, третий и четвертый входы которого подключены соответственно к третьей и четвертой группам входов многовходового сумматора, выход которого подключен к информационному входу регистра, выход которого подключен к пятой группе входов многовходового сумматора и к выходу устройства, пятый выход блока памяти управляющих кодов соединен с второй группой входов элементов И второй группы, а шестой выход блока памяти управляющих кодов подключен к второй группе входов элементов ИСКЛЮЧАЮЩЕЕ ИЛИ второй группы.