Многоканальный счетчик импульсов
Изобретение может быть использовано в многоканальных регистраторах ста -истически распределенньк во врег мани импульсов, в устройствах технологического контроля при регистрации сигналов, поступающих от многих источников . Цель изобретения - повьшейие быстродействия и надежности работы счетчика. Счетчик содержит приоритетньй шифратор 1, оперативное запоминающее устройство 2, блок 3 суммирования. Введение входного регистра 5, регистра 6 фиксации адреса , одновибратора 7 и стробируемого дешифратора 8 с образованием новых функциональных связей позволяет достичь поставленную цель. 1 ил. /77 ю :л I. т 4
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (19) (11) А1 (51) 4 Н 03 К 23 00 с
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3770441/24-21 (22) 09.07.84 (46) 07;09.86. Бюл. )) ЗЗ (72) А.Б. Дорин и А.В. Матвеев (53) 621.374(088.8) (56) Авторское свидетельство СССР
9 594586, кл. Н 03 К 23/00, 1976.
Авторское свидетельство СССР
У 834933, кл, Н 03 К 23/00, 1979. (54) МНОГОКАНАЛЬНЫЙ СЧЕТЧИК ИМПУЛЬСОВ (57) Изобретение может быть использовано в многоканальных регистраторах статистически распределенных во времени импульсов, в устройствах технологического контроля при регистрации сигналов, поступающих от многих источников. Цель изобретения — повышейие быстродействия и надежности работы счетчика. Счетчик содержит приоритетный шифратор 1, оперативное запоминающее устройство 2, блок 3 суммирования. Введение входного регистра 5, регистра 6 фиксации адреса, одновибратора 7 и стробируемого дешифратора 8 с образованием новых функциональных связей позволяет достичь поставленную цель, 1 ил.
i 256196
20
Изобретение относится к импульсной технике, в частности к многоканальным регистраторам статистически распределенных во времени импульсов, и может быть использовано в устройствах технологического контроля при регистрации сигналов, поступающих от многих источников.
Целью изобретения является повышение быстродействия и надежности !О работы многоканального счетчика импульсов.
На чертеже представлена функциональная схема счетчика.
Счетчик содержит приоритетный шифратор 1, оперативное запоминающее устройство 2, блок 3 суммирования с единицей, информационные входы
4 которого соединены с выходами данных оперативного запоминающего устройства, входы данных которого подключены к выходам блока суммирования с единицей, входной регистр
5, тактовые входы разрядов которого соединены с входами устройства, регистр 6 фиксации адреса, одновибратор 7 и стробируемый дешифратор 8, выходы которого соединены с входами
9 обнуления соответствующих разрядов входного регистра. Выходы входно- 30 го регистра 5 соединены с соответствующими входами приоритетного шифратора 1, информационные выходы которого соединены с информационными входами регистра 6 фиксации адреса, выходы которого соединены с адресными входами оперативного запоминающего устройства 2 и информационными входами стробируемого дешифратора 8, управляющий вход которого подключен к управляющему входу приоритетного шифратора, тактовым входам регистра фиксации адреса и блока суммирования с единицей, входу управления записью оперативного запоминающего уст- 45 ройства и к выходу одновибратора 7, вход которого соединен с управляющим выходом приоритетного шифратора.
Счетчик работает следующим образоме
С поступлением импульса на одну из входных шин на соответствующем выходе входного регистра 5 появляется единичный сигнал. На выходе приоритетного шифратора 1 появляется код, соответствующий номеру входной шины, на которую поступает входной импульс. При поступлении на вход приоритетного шифратора 1 одновременно нескольких сигналов с выходов разрядов регистра 5 на его выходе появляется код номера шины, приоритет которой выше. С выхода приоритетного шифратора 1 код номера входной шины поступает на входы регистра 6 фиксации адреса. Сигнал с управляющего выхода приоритетного шифратора
1 поступает на вход запуска одновибратора 7. По его переднему фронту одновибратор 7 вырабатывает сигнал фиксированной длительности, равной времени обслуживания заявки. По этому сигналу, поступающему на тактовый вход регистра фиксации адреса 6, фиксируется код номера входной шины, поступающий на адресные входы оперативного запоминающего устройства 2 и и информационные входы стробируемого дешифратора. Этот же сигнал стробирует дешифратор 8 по его управляющему входу и соответствующий разряд входного регистра 5 сбрасывается в нуль сигналом, образующимся на соответствующем выходе дешифратора 8.
Сигнал с выхода одновибратора 7 поступает также на вход управления записью оперативного запоминающего устройства 2 и тактовый вход блока
3 суммирования с единицей, вызывая по своему переднему фронту считывание содержащегося в ячейке с данным адресом числа, его суммирование с единицей и запись по своему заднему фронту измененного числа в ячейку оперативного запоминающего устройства с тем же адресом.
Сигнал с выхода одновибратора 7 также поступает на управляющий вход приоритетного шифратора 1. Все вы-. ходы приоритетного шифратора 1 на время наличия сигнала на управляющем входе становятся пассивными независимо от того, имеются ли на его входе сигналы с выходов входного регистра 5.
Если за это вре я на входы шифратора 1 поступают сигналы с выходов входного регистра 5, то после окончания сигнала одновибратора 7 на выходах приоритетного шифратора появляется код номера наиболее приоритетного входа, на который поступает входной импульс. Оцновибратор 7 вырабатывает очередной импульс и начинается новый цикл. Если за время работы одновибратора не пос1256196
Составитель П. Смирнов
Техред А.Кравчук
Редактор И. Шулла
Корректор С. Черни
Заказ 4836/57 Тираж 816
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д. 4/5
Подписное
Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 тупает ни одного входного сигнала, то после окончания сигнала с его выхода сигнал с управляющего выхода приоритетного шифратора 1 не появляется и устройство переходит в режим ожидания.
Ф о р м у л а и з обретения
Многоканальный счетчик импульсов, содержащий приоритетный шифратор, оперативное запоминающее устройство, блок суммирования с единицей, информационные входы которого соединены с выходами данных оперативного запоминающего устройства, входы данных которого подключены к выходам блока суммирования с единицей, о т л и— ч а ю шийся тем, что, с целью повышения быстродействия и надежности работы, в него введен входной регистр
1 тактовые входы разрядов которого 20 соединены с входами счетчика, регистр фиксации адреса, одновибратор и стробируемый дешифратор, выходы которого соединены с входами обнуления соответствующих разрядов входного регист-, ра, выходы которого соединены с соответствующими входами приоритетного шифратора, информационные входы кото- рого соединены с информационными входами регистра фиксации адреса, выходы которого соединены с адресным входом оперативного запоминающего устройства и информационными входами стробируемого дешифратора, управляющий вход которого подключен к управляющему входу приоритетного шифратора, тактовым входам регистра фиксации адреса и блока суммирования с единицей, входу управления записью опера" тивного запоминающего устройства и к выходу одновибратора, вход которого соединен с управляющим выходом приоритетного шифратора.
