Устройство для приема фазоманипулированных сигналов
Изобретение относится к радиотехнике и обеспечивает повьшение помехоустойчивости. Устройство содержит блок 1 додетекторной обработки. фазовые детекторы (ФД) 2 и 3, формирователь 4 опорньрс сигналов, фазовращатель 5, решающий блок 6, квадратор 7, перемножитель 8, интегратор 9, блок 10 формирования управляющего сигнала, интегратор 11, усилитель 12 с автоматической регулировкой усиления (У), инвертор 13, сумматор 14 и синхронизатор 15. Устройство позволяет устранить аддитивную помеху . Для этого сумматор 14 суммирует сигнал с ФД 3 и сигнал с ФД 2, прошедший через У 12 и инвертор 13. Коэф. усиления для У 12 поступает с блока 10 формирования управлякнцего сигнала и определяется из условия некоррелированности квадратурных (Сигналов, поступающих с ФД 2 и 3. 1 ил. S (Л -OJ
СОЮЗ СОВЕТСНИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИН
„,З0, 12529 (51) g Н 04 Ь 27/22
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
Н ДBTOPCHOMV СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
llO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3867568/24-09 (22) 15.03.85 (46) 23.08.86. Бюл.М 31 (71) Воронежский ордена Ленина государственный университет им.Ленинского комсомола и Радиотехнический институт
АН СССР (72) С,В.Бухарин, С.С.Каринский, В.Г.Маркин, В.В.Павлов и В.Ф.Стручев (53) 621.394.62(088.8) (56) Авторское свидетельство СССР
М 678705, кл. H 04 1 27/22, 1977, (54) УСТРОЙСТВО ДЛЯ ПРИЕМА ФАЗОМАНИПУЛИРОВАННЫХ СИГНАЛОВ (57) Изобретение относится к радиотехнике и обеспечивает повышение помехоустойчивости. Устройство содержит блок 1 додетекторной обработки, фазовые детекторы (ФД) 2 и 3, формирователь 4 опорных сигналов, фазовращатель 5, решающиР блок 6, квадратор 7, перемножитель 8, интегратор
9, блок 10 формирования управляющего сигнала, интегратор 11, усилитель
12 с автоматической регулировкой усиления (У), инвертор 13, сумматор
14 и синхронизатор 15. Устройство позволяет устранить аддитивную помеху. Для этого сумматор 14 суммирует сигнал с ФД 3 и сигнал с ФД 2, прошедший через У 12 и инвертор 13.
Коэф. усиления для У 12 поступает с блока 10 формирования управлякицего сигнала и определяется из условия некоррелированности квадратурных сигналов, поступающих с ФД 2 и 3.
1 ил.
1252966
Изобретение относится к радиотехнике и может использоваться для приема сигналов с фазовой манипуляцией °
Цель изобретения — повышение по- 5 мехоустойчивости.
На чертеже изображена структурная электрическая схема предложенного устройства.
Устройство для приема фазоманипу- 10 лированных сигналов содержит блок 1 додетекторной обработки, фазовые детекторы 2 и 3, формирователь 4 опорных сигналов, фазовращатель 5, решающий блок б, квадратор 7, перемножитель 8, интегратор 9, блок 10 формирования управляющего сигнала, интегратор 11 усилитель 12 с автоматической регулировкой усиления, инвертор 13, сумматор 14 и синхронизатор )5.
Устройство работает следующим образом.
С выхода блока 1 додетекторной обработки сигналов на первые входы фазовых детекторов 2 и 3 поступает сигнал y(t) = А(сов u t+g(t))+n(t), где А, д и q (t) — амплитуда, частота и фаза входного сигнала соответственно, n(t) — флуктуационная помеха. На второй вход фазового детектора 2 с формирователя 4 опорных сигналов подается сигнал х (t)
=сов ut а на второй вход фазового детектора 3 с фазовращателя 5 — 35 сигнал х (1) в1п (at+at(), где d(f— величина, характеризующая неидентичность квадратурных каналов или неточность сдвига фазы фазовращате- лем 5. 40
Сигналы на выходах фазовых детекторов 2 и 3 можно описать формулами ь
Y(t) = I у (с) сов рьdi; е Ь
X(t) $ у(".)sin (ьУ+асу)6Т, 45 о сигнал X(t) на выходе фазового детектора 3 представим в виде
x(t}=cos ьц 1 yp}sin ы dt+
+sin d(f y(i,)cos ы с dt s.. (2) л 50 о
В отсутствие погрешности сдвига фазы (случай dq = О) сигнал на выходе фазового детектора 3 имел бы вид
X(t) = j y(i)sin ы i dc. (3) о
Сравнивая сигнал (2) на выходе фазового детектора 3 и сигнал (3), видим, что наличие погрешности сдвига фазы приводит к появлению мультипликативыой помехи в виде множителя cos dy и аддитивной ломеt
n (t) = sinai J у()cos у 4 о
Аддитивная помеха n,(t) приводит к значительному увеличению вероятности ошибочного приема.
Предлагаемое устройство позволяет устранить аддитнвную помеху.
Сигнал Х (t) без аддитивной помехи формируют из искаженного сигнала (2) с помощью преобразования
X(t) = X(t) — sin dqр Y(t), (4) т.е. с выхода фазового детектора 3 сигнал X(t) поступает на первый вход сумматора 14, на второй вход которого подается через инвертор
13 сигнал Y(t) с выхода фазового детектора 2, прошедший через усилитель 12 с коэффициентом усиления
sin dp, поступающий с выхода блока
10 формирования управляющего сигнала.
Управляющий сигнал, пропорцио-нальный sin hg можно найти из условия некоррелированности квадра-.турншх сигналов Y(t) и X(t). ь+т
Х ь} Y(i )dÃ
Согласно формуле (5) для определения sin dy сигнал с выхода фазового детектора 2 подается на квадратор 7 и первый вход перемножителя
8, на второй вход которого поступает сигнал с выхода фазового детектора 3. С выхода квадратора 7 через интегратор 11 сигнал подается на один вход блока 1О формирования управляющего сигнала, на другой вход которого через интегратор 9 поступает сигнал с выхода перемножителя 8.
На выходе блока 10 формирования управляющего сигнала получаем напряжение, пропорциональное величине в1п д(°
Формула изобретения
Устройство для приема фазоманипулированных сигналов, содержащее решающий блок, блок додетекторной обработки, выход которого соединен с первыми входами первого и второго фазовых детекторов, выход формироСоставитель Н.Лазарева
Техред И.Верес Корректор С.йекмар
Редактор А.Козориз
Заказ 4632/58
Тираж 624 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д.4/5
Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная,4 вателя опорных сигналов соединен с вторым входом первого фазового детектора и через фазовращатель— с вторым входом второго фазового детектора, отличающееся тем,что, с целью повышения помехоустойчивости, в него введены квадратор, синхронизатор, перемножитель, два интегратора, а также последовательно соединенные блок формирования управляющего сигнала, усилитель с автоматической регулировкой усиления, инвертор и сумматор, причем выход первого фазового детектора соединен с первыми входами решающего блока и усилителя с автоматической регулировкой усиления, а также через последовательно соединенные квадра252966 4 тор и первый интегратор — с первйм входом блока формирования управляющего сигнала, выход которого соединен с вторым входом усилителя с
5 автоматической регулировкой усиле- ния, выход второго фазового детектора соединен с вторым входом сумматора и через последовательно соединенные перемножитель и второй интегра- тор — с вторым входом блока формирования управляющего сигнала, второй вход перемножителя соединен с выходом первого фазового детектора, вторые входы обоих интеграторов 5 соединены с выходом синхронизатора, а выход сумматора — с вторым входом решающего бло— ка.


