Сигнатурный анализатор

 

Изобретение относится к вычислительной технике и может использоваться в системах тестового и функционального диагностирования, цифровых устройств. Отличительной особенностью предлагаемого сигнатурного анализатора является обеспечение возможности самоконтроля непосредственно в процессе его функционирования . Это обеспечивается выбором образующего номинала формирователя сигнатур определенного вида, а именно , вида f (x) (x+1)F(x). При этом подобные номиналы имеют свойство сохранения четности сигнатуры при подаче на вход формирователя сигнатуры сигнала логического нуля и перемены четности - при подаче сигнала логической единицы. Дополнительные элементы, вводимые в анализатор, позволяют оперативно выявлять все неисправности анализатора, которые нарушают это свойство. 3 ил. i (П ГС 4 00 о

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

„„SU„„1247876 (59 4 06 Г 11/00

3CFcO!0%I -. -, Я

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А ВТОРСКОМУ СВИДЕТЕЛЬСТВУ 13 . .13

%ИГЛ й11тЕКА

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

IlO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3843818/24-24 (22) 17.01. 85 (46) 30.07. 86. Бюл. 11 28 (7 1) Московский ордена Трудового

Красного Знамени инженерно-физический институт (72) М.А.Иванов (53) 681. 3 (088, 8) (56) Патент США Ф 3976864, кл. 235-153, 1974.

Электроника, 1977. У 5, с. 23-33. (54) СИГНАТУРНЫЙ АНАЛИЗАТОР (57) Изобретение относится к вычислительной технике и может использоваться в системах тестового и функционального диагностирования цифровых устройств. Отличительной особенностью предлагаемого сигнатурного анализатора является обеспечение возможности самоконтроля непосредственно в процессе его функциониро4 вания. Это обеспечивается выбором образующего номинала формирователя

) сигнатур определенного вида, а именно, вида + (х)=(х+1)F(x). При этом подобные номиналы имеют свойство сохранения четности сигнатуры при подаче на вход формирователя сигнатуры сигнала логического нуля и перемены четности — при подаче сигнала логической единицы. Дополнительные элементы, вводимые в анализатор, позволяют оперативно выявлять все неисправности анализатора, которые нарушают это свойство. 3 ил..

1 1

Изобретение относится к вычислительной технике и может использоваться в системах тестового и функционального диагностирования цифровых устройств.

Целью изобретения является повышение надежности за счет обеспечения самоконтроля.

На фиг. 1 приведена функциональная схема сиГнатурного анализатора, на фиг. 2 — пример построения формирователя сигнатур с образующим полиномом Р(х)=х4+х +х+l=(x+.1)(х +

+х +1); на фиг. 3 — временные диаграммы анализатора.

Сигнатурный анализатор содержит информационный 1 и синхронизирующий

2 входы, формирователь 3 сигнатур, блок 4 свертки по модулю два, блок

5 задержки, первый и второй триггеры 6 и 7, сумматор 8 по модулю два, элемент И 9, выход 10 сигнала ошибки.

Блок 5 задержки содержит первый второй и третий элементы задержки

11, 12 и 13.

Формирователь сигнатур содержит разрядные элементы 14„ — 14„ памяти (например D — триггеры) и элементы 15

ИСКЛЮЧАК6(ЕЕ ИЛИ.

Сигнатурные анализатор работает следующим образом.

Перед началом работы все последовательные элементы устанавливаются

s нулевое состояние (цепи установки условно не показаны). В качестве образующего полинома формирователя 3 сигнатур выбран полином вида P(x)

=(х+1)F(х). Полиномы указанного вида обладают следующим свойством: при наличии сигнала логического нуля на информационном входе 1 формирователя

3 сигнатур в определенном такте его работы свертка по модулю два сигналов с выходов всех разрядов регист— ра формирователя 3 имеет постоянное значение "0" или "1" в зависимости от предыдущего состояния регистра, т.е. сигнал с выхода блока 4 свертки по модулю два остается неизменным при подаче следующих друг за другом синхронизирующих импульсов на вход

2, если на информационном входе 1 присутствует сигнал логического нуля. В противном же случае (при подаче сигнала логической единицы на информационный вход 1) сигнал на выходе блока 4 будет изменять свое значение на каждом такте синхрониэирующего сигнала на входе 2.

24787б 2

Сигнатурный анализатор, содержащий формирователь сигнатур, инфорД5 мационный и синхрониэирующий входы которого являются соответственно информационным и синхронизирующим входами анализатора, о т л и ч а юшийся тем, что, с целью повышения надежности за счет обеспечения самоконтроля, он содержит блок свертки по модулю два, два триггера, сумматор по модулю два, элемент И и три элемента задержки, причем

5 !

О

На фиг. 2 приведен пример, иплюстрирующий процесс формирования сигнатур при образующем полиноме % (x)=

=х +х +х+1 и подаче на информационный вход сигнала логического нуля.

При этом видно, что результат свертки по модулю два сигналов с разрядных элементов 14 остается постоянно равным 1".

По временным диаграммам (фиг. 3) видно, что если в каком-либо такте на входе 1 анализатора присутствует сигнал логического ноэля, то сигнал на выходе блока 4 после прихода синхронизирующего импульса свое значение не меняет. На выходе сумматора 8 низкий потенциал. Если в каком-либо такте на входе 1 анализатора -появляется сигнал логической единицы, то сигнал на выходе блока 4 после прихода соответствующеro синхронизирующего импульса изменяет свое значение.

На выходах триггеров 6 и 7 формируются сигналы, соответствующие предыдущему и последующему значениям сигна.ла с выхода блока 4. В совокупности с сигналом логической единицы с выхода элемента 12 задержки они обеспечивают наличие низкого потенциала на выхопе сумматора 8.

В случае появления какой-либо не-. исправности, приводящей к нарушению описанного свойства, появление на выходе сумматора 8 сигнала логической единицы совпадает по времени с сигналом с выхода элемента 13 эадерж— ки, в результате чего на выходе 10 появится сигнал, свидетельствующий об ошибке анализатора.

Формула изобретения группа входов блока свертки по модулю два соединена с группой информационных выходов формирователя сигнатур, выход блока свертки по

1247876 модулю два соединен с D-входами триггеров, синхронизирующий вход анализатора соединен с синхровходом первого триггера, через первый элемент задержки — с синхровходом второго триггера и через второй элемент задержки — с первым входом элемента И, второй вход которого соединен с выходом результата сумматора по модулю два, выход элемента И является выходом сигнала ошибки анализатора, первый и второй входы сумматора по модулю два соединены с выходами соответственно первого и второго триггеров, третий вход сум-. матора по модулю два через третий элемент задержки соединен с информационным входом анализатора.

Рие.1

0

О

1

О

1

0

1

0

0

1

О

О

1

l?47876

Г

Г

L»

Составитель С.Старчихин

Редактор Л.Авраменко Техред 3 Чижмар Корректор Е.Сирохман

Заказ 4127/49 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4