Аналого-цифровой преобразователь

 

Изобретение относится к измерительной технике и позволяет повысить точность преобразования. Это достигается тем, что в преобразователь содержащий интегратор 8, компаратор 15, источники 1 и 2 эталонного и измерительного напряжений, преобразователь 21 интервала времени в код, блок 16 управления, замьжающий ключ 3,. введены -замыкающие ключи 4 7, а блок 16 вьшолнен на дешифраторе 17, трех D-триггерах 18 - 20. 1 з.п.ф-лы, 2 ил. 4 CF) 0д

76 A"

1 (1g) 1 (11) СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕС!НИХ

РЕСПУБЛИК (51)4 H 03 Y. 1 52

Г !

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

H А BTOPCHOMY. СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (2 1) 3807335/24-24.(22) 28.08.84. (46) 23.07.86. Бюл. № 27 (72) Г.Г.Деркач, А,Д.Мужиковский и Л.Ф.Дзенчарский (53) 681.325(088.8) (56) Авторское свидетельство СССР

Ф 132863, кл. Н 03 К 13/20, 1968.

Авторское свидетельство СССР

¹ 773912, кл. Н 03 К t3/02, 1979. (54) АНАЛОГО-ЦИФРОВОИ ПРЕОБРАЗОВАТЕЛЬ (57) Изобретение относится к измери-. тельной технике и позволяет повысить точность преобразования. Зто достигается тем, что в преобразователь, содержащий интегратор 8, компаратор

15, источники 1 и 2 эталонного и измерительного напряжений, преобразователь 2 1 интервала времени в код, блок 16 управления, замыкающий ключ

3, введены замыкающие ключи 4 — 7, а блок 16 выполнен на дешифраторе 17, с трех D-триггерах 18 — 20. 1 з.п.ф-лы, 2 ил.

f246376

Изобретение относится к измерительной технике, в частности к интегрируюшим аналого-цифровым преобразователям.

Цель изобретения — повышение точ- 5 ности, На фиг. 1 приведена функциональная схема устройства, на фиг. 2 временные диаграммы его работы.

Устройство содержит источник 1 эталонного напряжения, источник 2 измеряемого напряжения, замыкающие ключи 3-7, интегратор 8, включающий операционный усилитель 9, конденсатор

10, размыкающий ключ 11, замыкающий 15 ключ 12, замыкающий ключ 13 размыкающий ключ 14, компаратор 15, ключ

16 управления, выполненный на дешиф- раторе !7, D-триггерах 18 — 20, преобразователь 21 интервала времени в 2О код, выполненный на генераторе 22 .импульсов, реверсивном счетчике 23 импульсов.

На временной диаграмме обозначено, 24 — напряжение на выходе интегратоf ра 8, 25 — напряжение на выходе компаратора 15, 26 и 27 — напряжения на втором и третьем выходах реверсивного источника 23, 28 — 30 — напряжения на выходах D-триггеров 18 — 20, 30

31 — напряжение на первых выходах реверсивного источника 23.

Устройство работает следующим образом.

В начале измерительного цикла или в конце предыдущего цикла D-триггеры

18 — 20 устанавливаются в нулевое состояние. С выходов этих триггеров поступают команды управления на дешифратор 17, который замыкает замыкающие ключи 4 и 7, а ключи 3 — 6— разомкнуты, реверсивный счетчик 23 установлен в режим сложения.

Г!од действием измеряемого напряжения 0, на входе интегратора 0 кон45 денсатор 10 заряжается током i, пропорциональным в течение фиксирот ванного интервала времени †- (t

2 фиг. 2), за это время счетчик 23 отсчитывает количество импульсов

N /2 и с его выхода в момент tz поступает команда на С-вход D-триггера

18, с выхода которого в свою очередь поступает команда на дешифратор 17 и управляющие входы ключей 11 — 14..

Ключи 3, 4 и 7, 11 и 14 размыкаются,,. ключи 5 и 6, 12 и 13 замыкаются, в результате чего полярность измеряемогс напряжения V, меняется на противоположную, но поскольку конденсатор 10 также реверсируется ток заряда i знака не меняет и конденсатор

10 продолжает заряжаться .до момента tä (фиг. 2). При этом напряжение дрейфа нуля операционного усилителя

9 и постоянная составляющая помехи на входе в первую половину первого такта суммируются с U а во вторую половину первого такта (†) — вы2 читают (фиг. 2, интервалы времени и t u t — ts соответственно).

В момент t (фиг. 2) начинается второй такт интегрирования. Счетчик

23 отсчитывает N импульсов (оконча1 нием отсчета N и определяется момент tz) и с его третьего выхода поступает команда на С-вход Р-триггера 19, который устанавливается в единичное состояние (фиг.2). С выхода D-триггера 19 поступает команда на дешифратор 17, который замыкает ключ 3, подкдючающий источник 1 эталонного напряжения к входу интегратора 8 и размыкает ключи 4-7.

Счетчик 23, отсчитав Ы, импульсов, устанавливается в нулевое состояние (фиг.2)„ Реализуется это либо подбором значения N„, равным емкости счетчика, либо построением счетчика со сбросом в 0 при достижении числа N (заданного заранее), либо предварительным сбросом счетчика в начале цикла в состояние, определяемое емкостью счетчика 23 за вычетом числа N

За время второго такта (t,-t<, фиг. 3) интегрируется эталонное напряжение. Конденсатор 10 разряжается до нуля, что фиксируется компара тором 15 в момент t< (фиг. 2) . Время второго такта Т, пропорциональное измеряемому напряжению U преобра-, зуется блоком 21 .в код(на выходе N>).

В момент t с компаратора 15 поступает команда на С-вход D-триггера 20, устанавливая D-триггер 20 в единичное состояние (фиг. 2). С выхода D-триггера 20 поступает команда на вход реверса реверсивного счетчика 23, который начинает работать на вычитание (фиг ° 2), а также на

R-вход D-триггера 18, который этой командой устанавливается в нулевое состояние. С выхода D-триггера 18 команда поступает на дешифратор 17 и управляющие входы ключей 11 — 14.

1246376

Ключи 3, 12 и 13 размыкаются, ключи

5 и 7, 11 и 14 замыкаются. Таким образом, в момент „ (фиг. 2) вход интегратора 8 подключается к шине нулевого потенциала, а конденсатор

10 интегратора 8 вновь реверсируется, что позволяет дополнительно компенсировать погрешность срабатывания компаратора 15 по уровню вход- . ного сигнала отличному от нуля. . Процесс интегрирования за два такта описывается соотношением

10 т (Пх ПдР Пи) (Пх+ Пдр +AU )

15 (Пэт +>Upp ) Т О> (1) где ь U p — дрейф нуля, U„ — постоянная составляющая помехи на входе, Т вЂ” постоянный интервал времени.

После преобразования (1) получаем

UT+ Ж -пр) т =О, (2) Момент t в схеме определяется

5 нулевым состоянием реверсивного счет чика 23, при этом на третьем входе реверсивного счетчика 23 появляетея короткий импульс, который устанав-55 ливает D-триггер 19 в нулевое сос"ояние. С выходе D-триггера 19 сигнал поступает на R-вход D-триггера

Для компенсации ошибки вБ Т измерительный цикл дополняется тактом

Т интегрирования нулевого потенциа ла (интервал t — t<, фиг. 2) по вре30 и т,= т,.

В устройстве коррекция реализу,ется следующим образом.

Интервал времени коррекции Т формируется реверсивным счетчиком

23, набравшим к моменту 1 (фиг.2) значение N„ За время t — t (фиг.2) реверсивный счетчик 23 считает в обратном направлении от N до О, нормируя при этом интервал Т = Т .

В момент t замыкаются ключи 5 и 7 40

4 1 подключая вход интегратора 8 к шине нулевого потенциала. За Интервал . времени Т> (г., — -, фиг . 2), Равный

Т, интегрируется дрейф нуля, приведенный к входу операционного усилителя 9, и в момент t на конденсаторе 10 накапливается корректи— рующее напряжение, равное -nU+p T =

>Up,p т, °

20, устанавливая его также в нулевое состояние.

Кроме того, с выхода D-триггера

19 сигнал воздействует на дешифратор 17 и замыкает ключ 4, размыкая ключ 5 (при этом ключ 7 замкнут, ключи 3 и 6 разомкнуты). Таким об— разом, устройство подготовлено к последующему измерительному циклу окончанием предыдущего.

Связь с выхода D-триггера 19 с

R-входом D-триггера 20 позволяет блокировать срабатывание триггера 20 по неинформативным (ложным) сигналам с компаратора 15.

На этом заканчивается рассматриваемый и начинается последующий . цикл преобразования (измерения), при этом остаточное (корректирующее) напряжение на конденсаторе 10 суммируется с напряжением заряда конденсатора в первом такте нового цикла. Результат измерения (преобразования) определяется выражением 7

U T + (U T U< ) T + Бдр Т = 0 ° (3) После приведения получается (4) Б Т + Uзтт2 = О

Т = — U т, 2 UT Х (5) Из (5) очевидно, что значение Т ,а следовательно, и N 2 на выходе

N счетчика 23) не зависит от ь U

Формула изобретения

1.Аналого-цифровой преобразователь, содержащий интегратор, выполненный на операционном усилителе, конденсаторе, первом и втором замыкающих ключах, первом и втором размыкающих ключах, выход оцерационного усилителя через первый замыкающий ключ соединен с первой обкладкой конденсатора и выходом первого размыкающего ключа, вход которого через второй замыкающий ключ соединен с второй об1?4б376

"с зс кладкой конденсатораи выходомвторого размыкающего ключа,входкоторого соединен с выходом операционного усилителя, управляющие входы первого и второго замыкающих ключей и первого и второго размыкающих ключей соединены с первым выходом блока управления, первый вход которого соединен с выходом компаратора, источник эталонного напряжения, выход которого через третий замыкающий ключ соединен с входом интегратора, . управляющий вход третьего замыкающего ключа соединен с вторым выходом блока управления, источник измеряемого напряжения, преобразователь интервала времени в коц, первые выходы которого являются выходными шинами, отличающийся тем, что, с целью повышения точности, в него введены четвертый, пятый, шестой и седьмой замыкающие ключи, блок управления выполнен на дешифраторе и трех D-триггерах, в интегратор введен резистор, первый вывод которого объединен с входами операционного усилителя и первого размыкающего ключа, второй вывод резистора является входом интегратора и соединен с выходами четвертого и пятого замыкающих ключей, вход четвертого замыкающего ключа соединен с первым выходом источника измеряемого напряжения и выходом шестого замыкающего ключа, вход пятого замыкающего ключа соединен с вторым выходом источника измеряемого напряжения и выходом седьмого замыкающего ключа, вход которых объединен с входом шестого замыкающего ключа и являются общей шиной, управляющие входы четвертого, пятого, шестого и седьмого замыкающих ключей соединены соответственно с первым, вторым третьим и четвертым выходами

l дешифратора, пятый выход которого является вторым выходом блока управления,, первый вход дешифратора и

D-вход первого D-триггера объединены, с.оединены с выходом второго

D-триггера и являются первым выходом блока. управления, второй вход де10 шифратора объединен с R-входом третьего D-триггера и соединен с выходом первого D-триггера, R-вход которого является общей шиной, вход третьего

D-триггера является первым входом блока управления, а выход соединен с входом преобразователя интервала времени в код и R-. входом второго D-триггера, входы второго и первого D-триггеров соединены соответственно с

20 вторыми и третьим выходами преобразователя интервала времени в код, а D-входы второгои третьего D-триггеров. объединены и являются шиной логической единицы, причем вход ком25 паратора соединен с выходом операционного усилителя.

2. Преобразователь по п, 1, о тл.и ч а ю шийся тем, что преобразователь интервала времени в код выполнен на генераторе импульсов и реверсивном счетчике импульсов, первый вход которого соединен с выходом . генератора импульсов, вход реверса является входом преобразователя интервапа времени в код, первые выходы реверсивного счетчика импульсов являются первыми выходами преобразователя интервала времени в код, вторым и третьим выходами которого являются соответственно второй и третий вьсходы реверсивного счетчика импульсов °