Синтезатор частотно-модулированных сигналов

 

Изобретение относится к области радиотехники.Уменьшается шаг сетки частот и увеличивается.-скорость изменения частоты. Устройство содержит блок 1 формирования кода частоты, накопитель 2 кодов, блок 3 памяти, регистры 4 и 5 кода частоты, ник 7 тактовой частоты. Цель достигается введением, цифрового компаратора 6 и блока 8 управления, включающего в себя генераторы 9, 16 импульсов, счетчики 10 и 11, триггеры 12 и 13, ключи 14 и 15, коммутатор 17, эл-т ИЛИ 18. Устройство работает в 2-х режимах: 1) режим формирования управляющих сигналов и записи их в блок 3 осуществляется на низкой тактовой частоте, задаваемой от генератора 9; 2) режим считывания сигналов из блока 3 происходит на высокой частоте, задаваемой от источника 7. Работу устройства координирует блок 8. 1 з.п. ф-лы, 1 ил. с « (Л Вьтод tc со со 00 со со

СОЮЗ СОЕЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (51)4 Н 03 С 3/08 од, ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3766328/24-09 (22) 19.07.84 (46) 23.06.86. Бюл. ¹ 23 (71) Всесоюзный заочный электротехнический институт связи (72) В.Н.Кочемасов и А.Д.Ревун (53) 621.373.42(088,8) (56) Авторское свидетельство СССР К 830652, кл. Н 03 1 7/08, 12.11. 79.

Патент США ¹ 3842354, кл. 328/14, опублик. 1974. (54) СИНТЕЗАТОР ЧАСТОТНО-МОДУЛИРОВАННЫХ СИГНАЛОВ (57) Изобретение относится к области радиотехники. Уменьшается шаг сетки частот и увеличивается скорость изменения частоты. Устройство содержит блок 1 формирования кода частоты,,;SU„, II239833 А1 накопитель 2 кодов, блок 3 памяти, регистры 4 и 5 кода частоты, источник 7 тактовой частоты. Цель достигается введением. цифрового компаратора

6 и блока 8 управления, включающего в себя генераторы 9, 16 импульсов, счетчики 10 и 11, триггеры 12 и 13, ключи 14 и 15, коммутатор 17, эл-т

ИЛИ 18 ° Устройство работает в 2-х режимах: 1) режим формирования управляющих сигналов и записи их в блок 3 осуществляется на низкой тактовой

-частоте, задаваемой ат генератора 9;

2) режим считывания сигналов из блока .3 происходит на высокой частоте, задаваемой от источника 7. Работу устройства координирует блок 8. 1 з ° и. ф-лы, 1 ил.

Изобретение относится к ради<>технике и может быть и< пользовала. для синтеза частотно-модупированных {ЧМ) сигналов.

Целью изобретения являет< я умень, шение шага сетки частот и увеличение

1 . 59833 даваемой ат первого генератора 9 импульсов, Считывание управляющих сигналов из блока 3 памяти происходит на вь."сокай частоте, задаваемой от источника 7, при поступлении импульса от второго генератора 16 имскорости изменения частоты.

На чертеже представлена структурная эпектрическая схема синтезатора частотно-модулированных сигналов.

Схема содержит блок 1 формирования кода частоты, накопитель 2 кодoB блок 3 памяти, первый регистр 4 кода частоты, второй регистр 5 кода частоты, цифровой компаратор 6, источник 7 тактовой частоты, блок 8 управления, При этом блок 8 управления включает в себя первый генератор

9 импульсов, первый 10 и второй 11 счетчики, первый 12 и второй 13 триггеры, первый 14 и второй 15 ключи, второй генератор 16 импульсов, коммутатор 17 и элемент ИЛИ 18, Синтезатор ЧМ сигналов работает следующим образом.

Синтезатор ЧМ сигналов предназначен для формирования ЧМ сигналов с начальной частотой f„, скоростью изменения частоты V и длительностью, определяемой импульсами, поступающими от второго генератора 16 импульсов. Непосредственному формированию

ЧМ сигналов при предложенном выполнении блока 8 управления предшествует время N /f„, где N, — коэффициент счета первого счетчика 11, f, „ частота источника тактовой частоты

7, в течение которого коды, формируемые синтезатором частотно-модулированных сигналов, соответствуют сигна.. лу фиксированной частоты f„.. Такой

1 ° -. участок обычно требуется исходя из условий обработки, а также для того, чтобы свести к минимуму переходные процессы в момент начала формирования собственно ЧМ сигнала. Это обстоятельство в значительной степени и определяет структуру блока 8 управления.

Синтезатор ЧМ сигналов рабатае.г в двух режимах: режиме формирования управляющих сигналов и записи их в блок 3 памяти и режиме считывания управляющих сигналов из блока 3 памяти.

Формирование и запись управляющих сигналов в блок 3 памяти осуществляется на низкой тактовой частоте, за10

35 пульсов, определяющего длительность формируемых ЧМ сигналов. Работу синтезатора сигналов в двух режимах координирует блок 8 управления.

В момент изменения кода начальной частоты К в первом регистре 4 или кода скорости ЧМ К, во втором регистре 5 в цифровом компаратаре 6 формируется командный импульс, который переводит устройство в режим формирования управляющих сигналов и записи их в блок 3 памяти. Па этому импульсу осуществляется установка нуля накопителя 2 кодов первого счетчика 10 через элемент ИЛИ 18 второго счетчика 11 и через первый триггер 12, блок 1 формирования кода частоты, на выходе: которого при этом присутствует код начальной частоты К< . Кроме н того, этот импульс изменяет состоя» ние второго триггера 13, в результате чего обеспечивается прохождение тактовых импульсов с выхода первого генератора 9 импульсов на счетные входы первого 10 и второго 11 счет- . чиков, а также на тактовые входы первого регистра 4, второго регистра

6, блока 1 формирования, накопителя

2 кодов и на вход разрешения записи блока 3 памяти„

С приходом этих тактовых импульсов на первый 10 и второй 11 счетчики их содержимое начинает увеличиваться и в блоке 3 памяти по адресу, формируемому во втором счетчике 11, записывается па информационному входу код текущей частоты-.К = К и код фазы К с выхода накопителя 2 кодов. При поступлении N--го импульса на вход первого счетчика 10 происходит ега нерепалнение, первый триггер. 12 меняет свое состояние и с блока 1 формирования снимается команда установки нуля, При этом на выходе блока 1 формирования начинает формироваться кад К = К; + iK где

f у 3 .<..= 1, 2, 3...,, N — N . Емкость М второго счетчика 11 и совпадающее с ней число адресов блока 3 памяти выбирается такой,, чтобы обеспечить формирование линейных ЧМ сигналов максимальна необходимой длительности

3 1239833 4 (N — N ) /f„T . Общая максимальная длительность сигнала с учетом времени, в течение которого в блок 3 памяти записываются коды К и К, формируемые на участке с фиксированной частотой, равна

Т = N,/Е

О, vnvc g игч

При переполнении второго счетчика

11, наступающем с приходом от первого генератора 9 импульсов N> -ro так- 10 тового импульса, второй триггер 13 изменяет свое состояние, в результа" те чего первый ключ 14 блокирует поступление импульсов на счетный вход .первого счетчика 10, коммутатор 17 15 подключает счетный вход второго счетчика 11 к источнику 7, второй ключ

15 открывается, второй счетчик 11 через элемент ИЛИ 18 устанавливается в нулевое состояние, чем обеспечива- Z0 ет перевод устройства в режим считывания управляющих сигналов из блока

3 памяти.

25Формулаизобретения

1. Синтезатор частотно-модулиро-. ванных сигналов, содержащий последовательно соединенные первый регистр кода частоты, блок формирования.кода частоты и накопитель кодов, .кодовый выход которого соединен с первой группой информационных входов блока памяти, второй регистр кода частоты, выход которого подключен к

35 второму кодовому входу блока формирования кода частоты, и источник тактовой частоты, о т л и ч а ю щ и й— с я тем, что, с целью уменьшения

40 шага сетки частот и увеличения скорости изменения частоты, в него введены цифровой компаратор и блок управления, при этом входы первого и второго регистров кода частоты подключены к первому входу цифрового

45 компаратора, к второму входу которого подключены выходы первого и второго регистров кода частоты, вход установки нуля накопителя кодов объединен с входом установки нуля блока управления и подключен к выходу цифрового компаратора, выход источника тактовой частоты соединен с тактовым входом блока управления, первый вы.ход которого соединен с входом уста55 новки нуля блока формирования кода частоты, тактовые входы первого и второго регистров кода частоты, бло- ка формирования кода частоты, накопиСчитывание управляющих сигналов ,из блока 3 памяти осуществляется во время появления стробов длительнос тГ ТО гоп

При этом содержимое второго счетчика 11 с приходом каждого импульса от источника 7 начинает возрастать, в результате чего из блока 3 памяти последовательно извлекаются записанные в него коды управления К и К

По окончании стробов второй счетчик

11 каждый раз устанавливается в нуле вое состояние. Работа устройства в этом режиме продолжается до тех пор, пока не изменится хотя бы один из входных кодов К или К„. н

Цифровой компаратор 6 предназначен для формирования командного импульса, переводящего синтезатор в режим формирования управляющих кодов и их записи в блок 3 памяти. Перевод в этот режим осуществляется каждый раз, когда происходит изменение одного из кодов К и/или К . Цифровой компаратор 6 имеет два входа, на один из которых по параллельным шинам подаются коды К и К с входа н

v синтезатора сигналов, на другой— эти же коды, но после задержки.их -на такт в первом 4 и втором 5 регистрах.

Командный импульс в цифровом компараторе 6 формируется каждый раз, когда хотя бы один из разрядов кодов К или К„ претерпевает изменение. Технически такой цифровой компаратор может быть реализован на типовых мик росхемах, причем число анализируемых разрядов может наращиваться.

Второй генератор 16 импульсов это обычный генератор импульсов, длительность которого определяет длительность формируемых ЧМ сигналов.

Выход предлагаемого синтезатора сигналов может быть использован для обращения к постоянному запоминающему устройству (ПЗУ), в котором записана таблица значений синусоидальной функции .для управления фазовращателем или для управления работой дробного делителя с переменным коэффициентом деления (на чертеже не показано).

Применение предлагаемого устройства позволяет формировать ограниченные во времени сигналы с высоким разрешением по частоте и скорости частотной модуляции °

1239833

Составитель Ю.Ковалев

Texpep G.Сопко Корректор E. Сирохман

Редактор А.Шандор

Заказ 3407/55

Тираж 816 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная, 4.. теля кодов и блока памяти объединены и подключены к второму выходу блока управления, кодовыи выход которого соединен с адресным входом блока памяти, вторая группа информационных входов которого подключена к выходу блока формирования кода частоты, 2. Синтезатор по п. 1, о т л и ч а ю шийся тем, что блок управления содержит последовательно сое— диненные первый генератор импульсов, первый ключ, первый счетчик и первый триггер, выход которого является первым выходом блока управления, последовательно соединенные второй генератор импульсов, второй ключ, элемент ИЛИ, второй счетчик, второй триггер и коммутатор, при. этом установочный вход первого счетчика, вто- рой вход первого триггера, второй вход второго триггера и второй вход элемента ИЛИ объединены и являются входом установки нуля блока управления, второй вход первого ключа соединен с первым выходом второго триггера, второй выход которого подключен к второму входу второго ключа, 10 выход первого генератора импульсов соединен также с первым сигнальным входом коммутатора, второй сигнальный вход которого является тактовым входом блока управления, выход комму15 татора соединен со счетным входом второго счетчика, поразрядные выходы которого являются кодовым выходом блока управления, а выход первого ключа — вторым выходом блока управ20. ления.