Цифровой частотный детектор приемника секам

 

Изобретение относится к телевидению и обеспечивает повышение линейности ЧХ. На вычитатель 1 поступает входной дискретизированный сигнал цветовой поднесущей непосредственно , задержанный на два такта сдвигающим регистром (СР) 2.. На выходе вычитателя 1 формируется косинусная составляющая входного сигнала , которая через делитель 5 на два поступает на вход X вычитателя 6. На вход У вычитателя 6 поступает входной сигнал, задержанный на один такт СР 2. Вычислитель 6 определяет . функцию V arctи У/Х. Сигнал с его выхода поступает на восстановитель 7 квадратурного сигнала, на другие входы которого поступает информация о знаках функций cos Ч и зшЧ соответственно с делителя 5 на два и СР 2. На выходе восстановителя 7 квадратурного сигнала значение угла дается в пределах ±180. Этот сигнал поступает на вычитатель 8 непосредственно и через СР 3. СР 3 обеспечивает задержку, соответствующую требуемой разности углов. Чтобы обеспечить для любых .углов представление выходного сигнала в пределах +180°, сигнал с вычитателя 8 пода (Л ГО 00 00 го J t/fuf вы.}

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (5o 4 Н 04 N ° !1/18

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMY СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21 ) 3613807/24-09 (22) 01 . 07. 83 (46) 15.06.86. Бюл. !! 22 (72) Б.Н.Хохлов и А.М.Иалыкин (53) 621 . 397 (088. 8) (56) Патент США Ф 4270139, кл. 258123, 1981.

Патент США В 3803501, кл. 3291104, 1974. (54) ЦИФРОВОЙ ЧАСТОТНЬЙ ДЕТЕКТОР

ПРИЕИНИКА CEKAM (57) Изобретение относится к теле= видению и обеспечивает повыщение линейности ХЧХ. На вычитатель 1 поступает входной дискретизированный .сигнал цветовой поднесущей непосредственно, задержанный на два такта сдвигающим регистром (CP) 2., На выходе вычитателя 1 формируется косинусная составляющая входного сигÄÄSUÄÄ 1238270 А1 нала, которая через делитель 5 на два поступает на вход Х вычитателя

6. На вход У вычитателя 6 поступает входной сигнал, задержанный на один такт CP 2. Вычислитель 6 определяет . функцию 9=arctg У/Х. Сигнал с его выхода поступает на восстановитель

7.квадратурного сигнала, на другие входы которого поступает информация о знаках функций соа Фи з пЧ соответственно с делителя 5 на два и

CP 2. На выходе восстановителя 7 квадратурного. сигнала значение угла дается в пределах +180 . Этот сигнал поступает на вычитатель 8 непосредственно и через CP 3. CP 3 обеспечивает задержку, соответствующую требуемой разности углов. Чтобы обеспечить для любых углов представление выходного сигнала в пределах

+180, сигнал с вычитателя 8 пода1238270 ется на блок 9 коррекции фазы. Генератор 4 тактовой частоты обеспечи.вает работу CP 2 и .3. Поясняется

Изобретение относится к технике телевидения, в частности к декодирующим устройствам цветных телевизоров по системе СЕКАМ.

Цель изобретения — повышение линейности амплитудно-частотной характеристики.

На фиг. 1 представлена структурная электрическая схема цифрового частотного детектора приемника CEKAN; 1O на фиг. 2 — то же, восстановителя квадратурного сигнала; на фиг. 3— то же, блока коррекции фазы; на фиг. 4 — эпюры отсчетов фаз на входе блока коррекции фазы. 15

Цифровой частотный детектор приемника CEKAM содержит вычитатель 1, первый 2 и второй 3 сдвигающие регистры, генератор 4 тактовой частоты, делитель 5 на два, вычислитель 20

6, восстановитель 7 квадратурного сигнала, второй вычитатель 8, блок

9 коррекции фазы. Восстановитель 7 квадратурного сигнала содержит инвертор 10, первый элемент И 11, элемент ИЛИ 12, вычитатель 13, второй элемент И 14. Блок 9 коррекции фазы содержит первый инвертор 15, первый вычитатель 16, первый элемент

И 17, элемент ИЛИ 18, второй вычи- ЗО татель 19, второй инвертор 20, второй элемент И 21.

Цифровой частотный детектор приемника CEKAM работает следующим образом. 35

На вход цифрового частотного детектора приемника СЕКАМ поступает дискретизированный сигнал цветовой поднесущей. Этот сигнал проходит через первый сдвигающий регистр 2, претер- 4б певая задержку на один такт(второй выход) и на два такта (первый выход).

Сигнал с первого выхода первого сдвигающего регистра 2 вычитается иэ входного сигнала в вычитателе 1, на 45 входы которого поданы сигналы с вхоработа восстановителя 7 квадратурного сигнала и блока 9 коррекции фазы. 2 э.п. ф-лы, 4 ил., 1 табл. да и первого выхода первого сдвигающего регистра 2. В результате формируется косинусная составляющая входного сигнала Делитель 5 на два обеспечивает сдвиг текущей информации на один разряд. Полученный сигнал поступает на вход Х вычислителя 6. На второй вход У этого вычисли- теля 6 поступает сигнал с второго выхода первого сдвигающего регистра

3 с задержкой на один такт по сравнению с входным сигналом. Вычислитель 6 это устройство, обеспечивающее аппаратное определение функции =

У

=arctg --, может быть выполнено любым известным способом, например, на базе алгоритма Волдера, основанного на итерационной обработке сигналов. Важным требованием к этому .устройству является обеспечение обработки сигнала, значение которого. меняется с тактовой частотой. Задержка вычисления может составить несколько тактов. Она компенсируется в декодере обычным способом, т.е. задержкой яркостного сигнала. На первый. и второй сдвигающие регистры 2 и 3, поданы служебные (тактирующие)импульсы от генератора 4 тактовой частоты, который синхронизируется сигналами "вспышек поднесущей 11ь,„.

Сигнал с выхода вычислителя 6, являющийся двоичным представлением текущей фазы М,поступает на первый вход восстановителя 7 квадратурного сигнала. Этот блок необходим, поскольку вычислитель 6 дает значения угла только в пределах первого квадранта. На восстановитель 7 квадратурного сигнала с выхода делителя 5 на два и с второго выхода первого сдвигающего регистра 2 поступает информация, характеризующая значение знаков cos V и sine (signX и signy)

Алгоритм работы восстановителя 7 квадратурного сигнала следуннцей таблице, Квадрант

signY signX

1238270 соответствует

Значение угла на выходе блока 5 у на четыре такта. Моменты отсчета углов могут соответствовать любым произвольным значениям угла ч, Когда отсчеты лежат в пределах I или IV квадрантов, сигнал на выходе второго вычитателя 8 дает истинную разФормула изобретения.ность фаз (фиг. 4а,Ц. Однако, если

1 + + М два сравниваемых отсчета лежат . во II u III квадрантах (фиг. 46, ), !

О на выходе второго вычитателя форми-{!80 -Y), руется сигнал значения не ь Ч, а о

180 — hY что усложняет выполнение последующих узлов декодера. Чтобы обеспечивать для любых углов

J, работает восстановитель 7 квад- представление выходного сигнала в с о ратурного сигнала следующим образом, пРЕделах +180, введен блок 9 коРСигнал на его выход проходит че» РекЦии фазы (фиг 3) в котором сиг рез элемент ИЛИ !2, к входам которо" нал постУпает на пеРвый н втоРой го подаются сигналы с первого и вто- вычитатели 16 и 19. Последние выдарого элементов И 11, 14, управляе- Ю ют сигналы, соответствУющие 360 -4 мые сигналом signg. Когда уголч на- и и -180 . Когда аЧ+180 (! и IV ходится в I нли УУ квадрантах, сиг- кваДРаиты), на выхоДе втоРого вычннал с вы;числителя:6 через первый тателя 19 формируется логический

11 tI элемент И !! без изменения проходит. 0, который проходит без изменения на уьжод вос становителя 7 квадратур- 2З, на выход . чеРеэ . второй ниве ртоР 20 ного сигнала. Если угол 9 находится рой элемент

so IX или III квадрантах, сигнал . Если аЧ>+!80 (XI и XIX квадРанта), проходит через последовательно сое- на выхоДе второго вычитателЯ 19 выдиненные второй вычислитель 8, вто- .-Деляется логическая "1", открываетрой элемент И 14 и элемент и!1И !2, 30 сЯ первый элемент И 17, на выход блоСигнал равен равности !80 - Р. Энак ка 9 коРРекции фазы постУпает сигнал, выходного сигмала элемента ИДЯ !2 . соответствующий значениям фазового определяется значением сигнала на . угла 360 -аю. Тем самым обеспечивавходе вщпУ, который непосредствеи- ется удобное для работы представление но подключен к знаковым разрядам сиг-35 выходного сигнала. нальных входов первого и второго элементов И ll и.14. В результате (в соответствии с таблицей) выходной сигнал положителен, когда у ле- !. Цифровой частотный детектор жнт в и ТХ квадрантах и отрицате- 40 приемника СЕКАИ содержащий вычитален, когда 9 переходит s Ш и IV тель, два сдвигаащих регистра и генеквадранты. Таким образом, на выходе -, ратор тактовой частоты, выход которовосстановителя квадратурного сигнала го подключен к тактируемым входам значение угла дается в пределах . соответственно первого и второго

О

+180 . Этот сигнал иоступает на пер- 45 сдвигающих регистров, а сигнальный вый вход вычитателя 8 и через второй вход первого регистра является вхосдвигающий регистр 3 — на второй дом цифрового частотного детектора вход второго вычитателя 8. Во втором приемника СЕКАМ, о т л и ч а ю— сдвигавшем регистре 3 запоминается ttt и и с я тем, что, с целью повышесигнал демодулированного угла, вре- Ю ния линейности амплитудно-частотной мя задержки в котором выбирается характеристики, введены последовательтаким, чтобы на выходе второго вычи- но соединенные делитель на два, вычитателя 8 выдавалась требуемая раз- слитель, восстановитель квадратурноность углов, например разность уг- го сигнала, второй вычитатель н блок лов, отстоящих во времени на период Я коррекции фазы, выход которого являнемодулнрованной поднесущей, Если ется выходом цифрового частотного

f, „ =4f„„„, то второй сдвигающий ре- детектора приемника СЕКАМ, вход дегйстр 3 должен обеспечивать задерж- лителя на два подключен к выходу

1238270

Риа. 2 первого вычитателя, первый и второй входы которого соединены соответстт венно с сигнальным входом и первым выходом первого сдвигающего регистра, второй выход которого подключен к второму информационному входу вычислителя, при этом третий выход первого сдвигающего регистра и второй выход делителя на два подключен соответственно к второму и третьему входам восстановителя квадратурного сигнала, выход которого соединен с сигнальным входом второго сдвигающего регистра, выход которого соединен с вторым входом второго вычитателя, причем. вход генератора тактовой частоты является входом для синхронизирующего сигнала.

2. Детектор по п. 1, о т л и ч аю шийся тем, что восстановитель квадратурного сигнала содержит носледовательно соединенные инвертор, первый элемент И и элемент ИЛИ и последовательно соединенные вычитатель и второй элемент И, выход которого подключен к второму входу элемента ИЛИ, выход которого является выходом восстановителя квадратурного сигнала, первый вход вычитателя подключен к второму входу первого элемента И и является первым входом восстановителя квадратурного сигнала, вход инвертора объединен с вторым входом второго элемента И и является вторым входом восстановителя квадратурного сигнала, объединенные третьи входы первого и второго элементов И являются третьим входом восстановителя квадратурного сигнала, 10 а второй вход вычитателя является входом сигнала фазы 180 .

3. Детектор по и. 1, о т л ич а ю шийся тем, что блок коррекции фазы содержит первый инвер15 тор, последовательно соединенные первый вычитатель, первый, элемент И и элемент ИЛИ, последовательно соединенные второй вычитатель, второй инвертор и второй элемент И, выход

20 которого подключен к второму входу элемента ИЛИ блока коррекции фазы, причем первые входы первого и второго вычитателей объединены и подключены к второму входу второго эле25 мента И и являются входом блока коррекции фазы, а выход первого инвер- тора подключен к второму входу aep" ного элемента И, третий вход которого подключен к выходу второго вычи30 тателя, второй вход которого и вто- . рой вход первого вычитателя являют" ся входами соответственно сигналов фаз 180 и 360

3238270 юУ--аа -па -ъэо Ipg„g. ж - узы r +

at mt +ж)igloo

Составитель В,Лапшов

Редактор М.Келемеш Техред M.Õîäàíè÷ Корректор О.Луговая

Заказ 3306/59

Тираа 624, Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и. открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие, г. Уагород, ул. Проектная, 4