Устройство для контроля блоков памяти

 

Изобретение относится к вычислительной технике и может быть использовано для построения аппаратного контроля запоминающих устройств. Цель изобретения - расширение области применения устройства путем обеспечения контроля блоков памяти с маскированием записи в отдельные разряды информационного слова. Устройство содержит сумматор по модулю два, элементы И, регистр, элемент ИЛИ и триггер. При этом не замаскированные при записи разряды запоминаются в регистре, который управляет элементами И при считывании информации . 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (И) (51) 4 С 11 С 29 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3808851/24-24 (22) 29.10.84 (46) 15.05.86. Бюл. У 18 (72) C С.Букатин, Е.C.Фетюкова, С.В.Яблонский и B.Â.ßëèí (53) 681.321 (088.8) (56) Патент США 11 - 4363125, кл. 340172, опублик. 1982.

Патент США Ф 4045779, кл. 340/.146.1, опублик. 1977. (54) YCTPOACTBO ДЛЯ KOHTPOJM БЛОКОВ

ПАМЯТИ (57) Изобретение относится к вычислительной технике и может быть использовано для построения аппаратного контроля запоминающих устройств.

Цель изобретения — расширение области применения устройства путем обеспечения контроля блоков памяти с маскированием записи в отдельные pasряды информационного слова. Устройство сопевжит сумматор по модулю два, элементы И, регистр, элемент

ИЛИ и триггер. При этом не замаскированные при записи разряды заломинаются в регистре,! который управляет элементами И при считывании информации. 1 ил.

1231539

25 Формула изобретения

Состояние выходов 11 поразрядно сравнивается с данными на информационных входах 7 для проверки правильИзобретение относится к вычислительной технике и может быть использовано для построения аппаратного контроля запоминающих устройств.

Цель изобретения — расширение области применения устройства путем обеспечения контроля блоков памяти с маскированием записи в отдельные разряды информационного слова.

На чертеже представлена структурная схема устройства для контроля блоков памяти.

Устройство служит для контроля блока 1 памяти и содержит сумматор

2 по модулю два, элементы И 3, регистр 4, элемент ИЛИ 5 и триггер 6, Предлагаемое устройство работает следующим образом.

Информация, записываемая в блок l памяти, одновременно поступает на входы сумматора 2 и на информационные входы блока I памяти через информационные входы 7 устройства. На адресные входы о устройства подается адрес, по которому осуществляется запись данных, поступающих на информационные входы 7 устройства. На входы 9 записи устройства подаются импульсы записи в незамаскированные разряды. Таким образом, все замаскированные разряды записанного в блок 1 памяти слова сохраняют свое предыдущее состояние. Для этого в

1 регистре 4 по импульсу на первом управляющем входе IO устройства запоминается состояние входов 9 записи устройства. По окончании импульсов записи на входах 9 записи устройства блок памяти 1 переходит в режим чтения только что записанной информации и на выходах ll устройства устанавливается состояние той области памяти, адрес которой подается на адресные входы 8. ности занесения информации в блок I памяти. Для исключения влияния замаскированных разрядов на результаты сравнения входной и записанной информаций необходимо сравнивать лишь те разряды, в которые производилась запись. Полученные в сумматоре 2 результаты поступают на элементы И 3, которые пропускают только результаты сравнения разрядов, соответствующих разрядам регистра 4, находящихся в единичном состоянии (это позволяет выделить результаты сравнения записанных разрядов и исключить из рассмотрения замаскированные разряды).

Элемент ИЛИ 5 обобщает результаты поразрядного сравнения и формирует сигнал ошибки, который заносится в триггер 6 при подаче импульса на второй управляющий вход 12 устройства.

Для сброса триггера 6 после устранения ошибки на вход 13 устройства подается импульс сброса.

Устройство для контроля блоков

nамяти, содержащее сумматор по модулю 2, входы которого являются информационными входами устройства, и элемент ИЛИ, о т л и ч а ю щ е ес я тем,,что,. с целью расширения области применения устройства путем обеспечения контроля блоков памяти с маскированием записи в отдельные разряды информационного слова, в него введены элементы И, регистр и триггер„ выход которого является контрольным выходом устройства, выходы сумматора по модулю два подключены к одним из входов элементов И, другие входы которых соединены выходами регистра, выходы элементов И подключены к входам элемента ИЛИ, выход которого соединен с одним из входов триггера, другие входы которого и входы регистра являются управляющими входами устройства.

1231539

10 Редактор Л.Пчелинская

Заказ 2657/54

Производственно-полиграфическое предприятие, г.ужгород, ул.Проектная,4

12

Составитель В.Рудаков

Техред М.Ходанич Корректор М. Самборская

Тираж 543 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раужская наб., д.4/5