Устройство для деления

 

Изобретение относится к вычислительной технике и может быть использовано для быстрого вычисления частного двух чисел. Целью изобретения является цовышение быстродействия устройства. Устройство содержит умножители и-сумматоры, образующие треугольную матрицу, преобразователи двоичного кода в обратный, вычитатели и преобразователь избыточного кода в двоичный с соответствующими связями. 1 ил.

СО)ОЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (19) (11) 14 8 А1 (51) с1 G 06 F 7/52

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

p @

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСНОМУ СВИДЕТЕЛЬСТВУ (21) 3804644/24-24 (22) 22,10.84 (46) 15.05.86. Вюл. № 18 (71) Минский радиотехнический институт. (72) А.И.Нозик и. А.А.Шостак (53) 681.325(088.8) (56) Карцев М.А. Арифметика цифровых машин. М.: Наука, 1969, с. 532-536.

IEEE, Trans Comput. 1972, V. 21, . ¹ 1,. рр. 42-55. fig 1,2,11. Stefanelly Renato. А suggestion for a

high-speed parallel benary divider.

Авторское свидетельство СССР

¹ 1196853, кл. G 06 F 7/52, 1984. (54) УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ (57) Изобретение относится к вычис— лительной ТехННКе и может бытЬ использовано для быстрого вычисления частного двух чисел. Целью изобретения является повьппение быстродействия устройства. Устройство содержит умножители и -сумматоры, образующие треугольную матрицу, преобразователи двоичного кода в обратный, вычитатели и преобразователь избыточного кода в двоичный с соответствующими связями. 1 ил.

Ф, 12

Изобретение относится к вычислительной технике и может быть использовано для быстрого выполнения операции деления.

Цель изобретения — повышение быстродействия устройства.

На чертеже приведена структурная схема устройства для деления (рассмотрен случай, когда и р 8, р— число избыточных цифр частного).

Устройство для деления содержит двадцать один умножитель 1-21, двадцать один сумматор 22-42, шесть преобразователей двоичного кода в обратный 43-48, четыре вычитателя 4952, преобразователь 53 избыточного кода в двоичный, разрядные входы делимого 54 и делителя 55 устройства, выходы 5б результата устройства.

Устройство для деления работает следующим образом.

Пусть делимое и делитель — нормализованные двоичные дроби соответственно С О,C C C C,C C C Cа и А

=0,a,а а,а а а,a,à частного представляется в виде:

С

А о 1» 4 а 7 где q; — i-ая избыточная цифра частного »» (G < i 6 7).

Иэ условия А Q=C определяются значения избыточных цифр частного.

Для этого значения сумм соответству ющих разрядных произведений произведе ния А»(} приравниваются к значениям равновесовых разрядов делимого С, представленного в устройстве следу.— ющим образом.

+0 . 2 +(2С +С ) 2 +О ° 2 +(2C +C6) 2 +

+О 2 +(2C +С ) 2 6.

В результате получим следующую систему уравнений: а,qe-С,; а,q, +ад, С,; а,q q,+a q,о; а,q4+a q,+a,q,+a4q,+a,q, 0; а» Я +< qq+a q +a »q +ay q»+a6q,=2С, +С6;

» Ч7 Чс а qg+a q++a< q +aq q;+a7Ч

+a qo=2C ++Cв

С учетом того, что а,=С,=1, выражения для определения значений избыточных цифр частного »1 принимают вид:

31498

16

»5

ЗО

4э

q =1;

q, =С -а,", q =-а -а.ц,; 4 » 4 » 6 2 2 3

q5-2СУ+С6- б а,Ч» а,q,-a,Чч-a>,ЧФФ

q a»a6q,-a q a4q a q4 а Ч ;

q =2С +Св a»» a q» a6q a q a4q4.

1 1 6 2 »6

В устройстве (см. чертеж) избыточные цифры результата формируются в соответствии с приведенными выражениями. Так, цифра q» образуется на выходе вычитателя 49, вход уменьша" емого которого подключен к входу делимого устройства, на который подается значение разряда С делимого

С, а вход вычитаемого соединен с первым входом делителя устройства, на который поступает значение разряда а делителя А. Цифра »1 формируется на выходе преобразователя 44. С помощью умножителя 1 вычисляется значение а »1,, которое далее поступает на первый вход сумматора 22, на второй вход которого подается значение разряда а делителя А со входа делителя устройства. На выходе сумматора"22 образуется результат а +a q который только знаком отличается от соответствующего результата »1 в приведенной системе уравнений. Пре» образователь 44 изменяет знак этого результата на противоположный, в результате на выходе формируется значение второй избыточной цифры результата ц2 аз азq» .Цифра Ч » фор мируется на выходе сумматора 28 следующим образом. С помощью умножителя

2 вычисляется, значение -а q которое далее поступает на первый вход сумматора 23, на второй вход которого подается значение 2Сз+C4-а с выхода вычитателя 50, на вход уменьшаемого которого поданы соответственно значения разрядов С и С делимого, а на вход вычитаемого этого вычитателя подано значение разряда а со входа делителя устройства. На выходе сумматора. 23 формируется значение 2С +С„-а -а,q которое поступает на второй вход сумматора 28, на первый вход которого поступает значение произведения — а q с выл хода умножителя 7. Таким образом, на выходе сумматора 28 образуется значение цифры q =2С +С4-а -азq„—

-а q . Подобным образом вычисляются 4

3 !231 в устройстве значения и других избыточных цифр результата q,q q q,.

Значение цифры q, результата всегда равно единице, а поэтому оно явно в. устройстве не формируется.

Но ее значение обязательно уч .тывается преобразователем 53 избыточного кода в двоичный при формировании окончательного значения частного в (I I простом двоичном коде Q=q,q,q q q 1О

I !

q q q на выходах 56 устройства.

Если разрядность делимого и делителя, поступающих на входы устройства, нечетна (например п p=7), то в этом случае делимое С в устройстве представляется следующим образом

+(2С +С4) 2 +0"2 +(2С +С ) 2 +c 2

Это влияет на выражение для определения последней цифры частного

q которое в отличие от приведенного выражения для случая четной разрядности операндов, будет иметь д вид

qд=Ст-ач à q,-à q -а q -a q -а q< °

Формула из обре тенияЗ0

Устройство для деления, содержащее вычитатель, треугольную матрицу из (n-2)(п-l)/2 сумматоров и (и-2) (и-1)/2 умножителей (и — разрядность 3s операндов), причем -я строка матрицы (il,.. °,n-2) содержит (n-i-1) сумматоров и (n-i-1) умножителей {i=

=l...n-2), (и-2) преобразователей двоичного кода в обратный и преоб- 40 разователь избыточного кода в двоич- . ный, входы которого соединены с выходами результата устройства, выход первого вычитателя соединен с входом первого преобразователя двоичного 45 кода в обратный, с первым входом преобразователя избыточного кода в двоичный и первыми входами (1,1:)-х умножителей {0 — номера нечетных столбцов матрицы), первые входы (1, M

498 4

m) -х умножителей {m — номера четных столбцов матриц) соединены с выходом первого преобразователя двоичного кода в обратный, выход (i,j)-ro умножителя (j =I...п-2) соединен с входом первого слагаемого соответствующего (i,j)-го сумматора, выход (i,I)-го сумматора, кроме (n-2,1)-ro сумматора, соединен с первыми входами (i+I f)-х умножителей и входом

r-го преобразователя двоичного кода в обратный (r=2, п-2) соответственно, выход которого соединен с первыми входами (r,m) — х умножителей, выход (n-2,I)-го сумматора соединен с (n-1)-м входом преобразователя избыточного кода в двоичный, четные входы которого соединены соответственно с выходами четных преобразователей двоичного кода в обратный, а нечетные входы — с выходами (r,l)-x сумматоров, выход (i,k)-ro сумматора

{k=.2,...,n-2) соединен с входом второго слагаемого (i+1 k-I)-го сумматора соответственно, о т л и ч аю щ е е с я тем, что, с целью по" вьппения быстродействия, в него введены (n/2-1) вычитателей при n—

I четном (либо) n/2 f-x вычитателей при п — нечетном), причем вход уменьшаемого первого вычитателя соединен с входом первого разряда делимого устройства, вход j-го разряда делителя которого соединен с вторыми входами (i,j)-х умножителей, вход 1-го разряда делителя устройства соединен с входом вычитаемого соотвЕтствующего вычитателя, вход rn--го разряда делителя устройства соединен с входами второго слагаемого (I, P)-х сумматоров соответственно, входы второго слагаемого (l,m)-х сумматоров соединены с выходами (и/2)-х вычитателей при n — четном (либо)

) и/2+ !(-х вычитателей, при п — нечетном), входы t-го и (t+1)-ro разрядов делимого устройства (t=2...n-2) соединены с первым и вторым входами уменьшаемого S-х вычитателей (S=2...

n/2), 1231498

s4 5 Ж яу455 Р5 ЯЯЯ Я Я54М

Составитель Е. Захарченко

Редактор И.Сегляник Техред И.Гайдош Корректор И.Иаксимишинец

Заказ 2652/52 Тираж 671 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035., Москва, K — 35, Раушская наб., д. 4/5

Производственно-полиграфическое предприятие„ г. Ужгород, ул. Проектная, 4