@ -разрядный распределитель импульсов

 

Изобретение относится к области вычислительной техники и может быть использовано в качестве многопрограммного циклического переключателя каналов. Отличительной особенностью устройства является обеспечение переменного периода в прямом и обратном направлении. Целью изобретения является расширение функциональных возмо жностей. Поставленная цель достигается за счет введения мультиплексора, двух элементов И-НЕ дополнительного триггера и введения в каждый разряд распределителя селектора . I ил. со со СП

4r

СОЮЗ СОВЕТСНИХ

ИЖИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

А1 (19) (11) (51) 4 С 06 F 1/04

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ Q4" и

ОПИСАНИЕ ИЗОБРЕТЕНИЯ:

Н А ВТОРСКОМЪГ СВИДЕТЕЛЬСТВУ (21) 3787447/24-24. (22) 04.09.84 (46) 15.05.86. Бюл. 0 18 (72) В.Ш.Арутюнян (53) 681.3 (088.8) (56) Авторское свидетельство CCP

1) 960782, кл. G 06 F 1/04, 1980.

Авторское свидетельство СССР

9 1023315, кл. G 06 F 1/04, 1982. (54) N-РАЗРЯДНЫЙ РАСПРЕДЕЛИТЕЛЬ ИМПУЛЬСОВ (57) Изобретение относится к области вычислительной техники и может

I быть использовано в качестве многопрограммного циклического переключателя каналов. Отличительной особенностью устройства является обеспечение переменного периода в прямом и обратном направлении. Целью изобретения является расширение функциональных возможностей. Поставленная цель достигается за счет введения мультиплексора, двух элементов И-НЕ дополнительного триггера и введения в каждый разряд распределителя селектора. I ил.

1231495

Изобретение относится к вычислительной технике и может быть использовано в качестве многопрограммного циклического переключателя каналов, управляемого генератора кодовых последовательностей и делителя частоты с переменным коэффициентом деления в дискретных системах автоматического управления и обработки цифровой информации.

Цель изобретения — расширение функциональных возможностей.

На чертеже показан N-разрядный распределитель импульсов.

Распределитель импульсов содержит входы 1 установки, входы 2 сброса, асинхронные RS-триггеры 3, формирователи 4 и 5 импульсов, селекторы

6 и 7, элементы И-HE 8 и 9, мультиплексор 10, тактовый вход 11, группу 12 входов задания режимов, группу 13 выходов.

М-разрядный распределитель импульсов работает следующим образом.

Перед началом работы распределителя в любом из возможных режимов переключения его основные N-триггеры по входам 1 и 2 устанавливаются в положении, соответствующие одной из кодовых комбинаций данного режима переключения, а на его группе 12 входов задания режимов устанавливается соответствующая комбинация еди- . ничных и нулевых логических уровней потенциалов. В зависимости от тре, буемого направления переключения выходных каналов (Я+1)-ый управляющий триггер по входам 1 и 2 устанавливается в единичное или нулевое логическое положение.

При поступлении по тактовому входу 11 тактовых импульсов они проходят через те формирователи 4 и 5 импульсов, на информационных входах которых в данных тактах имеются единичные логические потенциалы, От их задних фронтов (спадов) в соответствующих формирователях 4 и 5 формируются нулевые короткие импульсы, которые поступают к определенным (единичным или нулевым) информационным входам разрядных асинхронных триггеров и в зависимости от заданной циклограммы переключения при данном режиме подтверждают их первоначальные состояния или же переключают в противоположные состояния.

РО

2 5

Щ

4О

5Î

В режиме прямого направления поочередного переключения выходных каналов распределителя (N+1)-ый триггер по входам 1 и 2 устанавливается в единичное логическое состояние, В зависимости от требуемого числа единиц, потактно сдвигаемых по разрядам кольцевого распределителя, соответствующая группа основных триггеров также по входам 1 и 2 устанавливаются в единичные состояния, а остальные триггеры — в нулевые состояния. Ко всем входам группы 12 входов задания режима прикладываются нулевые логическое потенциалы. Благодаря этому элементы И-НЕ 8 и 9 запираются по вторым входам и независимо от логических потенциалов переключаемых выходных каналов распределителя обеспечивают неизменное исходное логическое состояние управляющего (N+l)-го триггера. При подаче тактовых импульсов ко входу 11 обеспечивается поочередный кольцевой сдвиг вправо записанных в смежных раэрядах триггеров логических единиц.

Изменение числа логических единиц в сдвигаемых кодовых комбинациях осуществляется изменением исходных состояний триггеров, т ° е. изменением числа записанных в разрядах единиц, Режимы кольцевого сдвига предьарительно записанных в основных триггерах распределителя кодовых комбинаций в обратном направлении переключения выходных каналов создаются гри установке управляющего(11+1)го триггера в нулевое исходное состояние, Для создания автоматического переключения режимов к первому управляющему входу группы 12 прикладывается единичный логический потенциал. Это позволяет элементам И-НЕ

8 и 9 управлять процессом автоматическогс реверсирования управляющего (11+1)-го триггера по единичным сигналам, поочередно выдаваемым от выхода первого разряда распределителя импульс.ов и от выхода мультиплексора 10, A к адресным входам мультиплексора 10 прикладывается набор логических нулевых и единичных потенпиалов, определяющий длину цикла переключения при данном режиме переключения.

Так, например, для обеспечения полных циклов кольцевой циркуляции

1231495 различных кодовых комбинаций по всей разрядности распределителя к адресным входам мультиплексора по входам

12 прикладывается набор логич"..ских потенциалов, обеспечивающий вь .5ор последнего его информационног0 входа и тем самым подключение к его выходу прямого выхода триггера госледнего разряда распределителя.

Для обеспечения сокращенных цик- tp лов различных кодовых комбинаций к адресным входам мультиплексора прикладываются соответствующие наборы логических потенциалов, обеспечивающие подключение к его выходу прямых f5 выходов триггеров соответствующих разрядов.

Формула изобретения

И-разрядный распределитель импульсов, содержащий в каждом разряде триггер, два формирователя импульсов, причем выходы первого и второго формирователей импульсов в каждом раз- .-25 ряде распределителя импульсов соединены соответственно с первым единичным и первым нулевым входами триггера, вторые единичные и вторые нулевые входы триггеров распределителя gp импульсов являются соответственно входами установки и входами сброса распределителя импульсов, прямые выходы триггеров являются соответственно выходами. распределителя импульсов, тактовый вход которого соединен с синхровходами формирователей импульсов, отличающийся тем, что, с целью расширения функциональных возможностей за, счет обес-40 печения прямых и обратных направлений всех возможных N-òàêòíûõ режимов переключения выходных каналов при переменном периоде, в распределитель введен мультиплексор, два;элемента 45

И-НЕ, дополнительный триггер, а в каждый разряд распределителя введены два селектора, причем выходы первого и второго селекторов в каждом разряде.распределителя соединены с инфор- 50 мационными входами соответственно первого и второго формирователей импульсов, прямой выход дополнительного триггера соединен с первыми управляющими входами первых и вторых 55 селекторов всех разрядов распределителя, вторые управляющие входьr которых соединены с инверсным выходом дополнительного триггера, первый вход группы входов задания режимов распределителя соединен с первыми входами первого и второго элементов

И вЂ” НЕ, прямой выход первого разряда распределителя соединен с первым информационным входом первого селекто-,, ра второго разряда распределителя, с вторым информационным входом первого селектора и-го разряда и со вторым входом первого элемента И-НЕ, выход которого соединен с первым единичным входом дополнительного тригге-, ра, первый нулевой вход которого соединен с выходом мультиплексора, группа управляющих входов которого соединена с входами со второго по (и+1) -й группы входов задания режимов распределителя, второй единичный и вто рой нулевой входы дополнительного триггера являются соответственно входами установки и сброса распределителя, первый информационный вход мультиплексора соединен с шиной нулевого потенциала распределителя, прямые выходы разрядов со второго по (n+1)-й распределителя соединены соответственно с первыми информационными входами первых селекторов последующих разрядов распределителя, с вторыми информационными входами первых селекторов предыдущих разрядов распределителя и с информационными входами со второго по (n-1)-й мультиплексора, прямой выход n-ro разряда распределителя соединен с первым информационным входом первого селектора первого разряда., с вторым информационным входом первого селектора (n-I)-ro разряда и с и-м информационным входом мультиплексора, инверсный выход первого разряда рас-! пределителя соединен с первым информационным входом второго селектора второго разряда распределителя и с вторым информационным входом второго селектора и-го разряда распределителя, инверсные выходы разрядов с второго по (и-1)-й распределителя соединены соответственно с вторыми информационными входами первых селекторов предыдущих разрядов и с первыми информационными входами вторых селекторов последующих разрядов распределителя, инверсный выход и-го разряда распределителя соединен с первым информационным входом второго

1231495 селектора первого разряда распределителя и с вторым информационным входом второго селектора (n-I)-ro разряда распределителя.

Составитель Е.Торопов

Редактор И.Сегляник Техред И,.Гайдош Корректор Л.Пилипенко

Заказ 2652/52 Тираж 67lI Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5, Производственно-полиграфическое предприятие, r. Ужгород, ул, Проектная 4