Помехоустойчивый триггер

 

Изобретение относится к импульсной технике и может быть использовано в автоматических и вычислительных устройствах. Цель изобретения - повышение помехоустойчивости. Устройство содержит логические элементы 1, 2, 11 и 12, диоды 3 и 6, резисторы 4 и 7, конденсаторы 5 и 8 и дополнительные резисторы 9 и 10. Достижению поставленной цели способствует введение логических элементов 1 и 2 И или ИЛИ и образование новых связей между элементами устройства. 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (11) (51) Н 03 К 3/286

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

"Ъл, ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ (21) 3807986!24-21 (22) 02.11.84 (46) 23.04.86. Бюл, Ф 15 (72) С.Д. Додик, В.В. Кокорев, В.Ю. Мороэков и С,Ю. Прохоров (53) 621.374 (088.8) (56) Алексеенко А.Г., Шагурин И.И.

Микросхемотехника. М.: Радио и связь, 1982, с. 156, рис. 4,6.

Патент Великобритании N9 1345858, кл. Н 03 К 3/286, 1974.

Авторское свидетельство СССР

Ф 866711, кл. Н 03 К 3/286, 1981. (54)ПОМЕХОУСТОЙЧИВЬЙ ТРИГГЕР (57)Изобретение относится к импульсной технике и может быть использовано в автоматических и вычислительных устройствах. Цель изобретения — повышение помехоустойчивости. Устройство содержит логические элементы 1, 2, ll и 12, диоды 3 и 6, резисторы

4 и 7, конденсаторы 5 и 8 и дополнительные резисторы 9 и 10. Достижению поставленной цели способствует введение логических элементов 1 и 2

И или ИЛИ и образование новых связей между элементами устройства. 1 ил.

1?26616

Изобретение относится к импульсной технике и может быть использовано в автоматических и вычислительных устройствах.

Цель изобретения — повышение помехоустойчивости.

На чертеже представлена схема по.мехоустойчивого триггера на коньюнктивных логических элементах (элементах И-НЕ и И).

Триггер содержит первьй 1 и вто-. рой 2 логические элементы. Выход первого логического элемента через последовательно соединенные диод 3 и резистор 4 подключен к первому выходу первого конденсатора 5. Выход второго 2 логического элемента через последовательно соединенные диод 6 и резистор 7 подключен к первому выводу второго конденсатора 8. Вторые выводЫ первого и второго конденсаторов соединены с общей шиной, а первые выводы подключены через первый 9 и второй 10 дополнительные резисторы к шине питания и соединены с первыми входами соответственно третьего 11 и четвертого 12 логических элементов, выходы которых подключены соответственно к прямому и инверсному выходам триггера и соединены с вторыми входами соответственно второго и первого логических элементов, первые входы которых подключены к входам устройства, а выходы — к вторым вхсдам третьего и четвертого логических элементов.

Помехоустойчивый триггер работает следующим образом.

В исходном состоянии на входы устройства поступают логические "1 при этом на одном из выходов ячейки (например, Q) вырабатывается напряжение логического "0, а на другом выходе (Q) — логической "1", первый конденсатор 5 разряжен через выход логического элемента 1, диод

3 и резистор 4, а второй конденсатор 8 заряжен через второй дополнительньй резистор 10.

Такой режим соответствует режиму хранения информации, Если в этом режиме кратковременно исчезнет напряженне питания (возникает помеха по цепям питания), то начнет разряжаться второй конденсатор 8 через второй дополнительный резистор 10 и источник питания. Если за время исчезновения напряже55 или 10, сопротивления входной цепи логических элементов ll и 12, а также уровнем срабатьгаания логических элементов 11 и 12 и величиной,нания питания (время действия помехи) напряжение на втором конденсаторе

8 не снизится ниже уровня, расцениваемого четвертым элементом 12 как логическая 1, то при восстановлении напряжения питания второй конценсатор 8 тем самым подтвердит состояние логической l дпя четвертого логического элемента 12 и триггер

1G сохранит на своих выходах состояние, которое |>ы>|о до исчезновения напряжения питания.

Если на одном из входов триггера (например, S) появится управляющий

15 сигнал в вице логического "0", то дисд 3 закроется и начнет заряжаться первый конденсатор 5 через резистор 9 и входную цепь третьего логического элемента 11. Пока первый

2Î конденсатор 5 не успел зарядиться до уровня, расцениваемого третьим логическим элементом 11 как логическая "1" (уровень срабатывания), состояние выхоцных сигналов тригге25 ра не изменится, и если управляющий сигнал вновь принял уровень логической "1" (т.e., это была помеха), то ,циод 3 вновь откроется и через резистор 4 разрядится первый конден30 сатор 5 и триггер сохранит свое состояние. Если же управляющий сигнал длится достаточно долго -. первый кондесатор 5 успевает зарядиться до уровня, расцениваемого третьим логическим элементом |1 как логическая "1" то на:выходе Ц триггера появляется сигнал логической "1", а на выходе

|> — логического "0", т.е. триггер переключается и переходит в новое состояние,, при этом первый конденсатор 5 заряжен, а второй конденсатор 8 разряжен через циод б и резистор 7.

Таким образом, при воздействии

45 помех по цепям питания или по управляющим входам Б, Е длительностью менее времени переключения триггера состояние на выходах Q, Q будет оставаться неизменным, чем обеспечивается повышенная помехоустойчивость работы триггера. Бремя переключения триггера определяется величинами емкости конденсаторов 5 или 8, сопротивления зарядного резистора 9

1226616 статочно стабильный заряд конденсаторов 5 и 8, то резисторы 9 и 10 могут отсутствовать (их сопротивление равно бесконечности); если не требуется синхронность изменения сигналов на различных выходах триггера, то вторые входы логических элементов 11 и 12, соединенные непосредственно с выходами логических элементов 1 и 2, могут отсутствовать. формулаизобретения

Составитель П. Смирнов

Техред Л.Олейник

Редактор Н. Тупица

КорректорЕ. Рошко

Тираж 816

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий.113035, Москва, Б-35, Раушская наб., д. 4/5

Заказ 2145/56

Подписное

Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, 4 чального напряжения на конденсаторах 5 или 8, которое зависит от выходного напряжения логических элементов I и 2, диодов 3 и 6 и сопротивления разрядного резистора 4 или 7.

Величина сопротивления резисторов

4 и 7 должна быть как можно меньше для получения малого начального напряжения на конденсаторах 5 и 8, но достаточной для ограничения разряд- !О ного тока на безопасном для логических элементов 1 и 2 уровне .

Помехоустойчивый триггер, выполненный на элементах ИЛИ-НЕ и ИЛИ, работает аналогично описанному выше !5 с учетом инверсии входных сигналов.

За счет введения дополнительных резисторов 9 и 10 обеспечивается стабильный заряд конденсаторов 5 и

8 независимо от величины входного 20 сопротивления логических элементов

1l и 12 и обеспечивается гарантированный уровень логической "1" на их входах, что позволяет применять различную элементарную базу (например, 25 микромощные КМОП-логические элементы) при построении подобных триггеров.

При наличии определенной элементной базы помехоустойчизый триггер 3р может быть упрощен. Так, например, если выходы логических элементов 1 и 2 позволяют непосредственно разряжать конденсаторы 5 .или 8, то резисторы 4 и 7 могут отсутствовать (их сопротивление равно нулю); если логические элементы 1 и 2 не вырабатывают на выходах напряжение логической "1" (элемент с открытым коллектором) то диоды 3 и 6 могут отсут 4 ствовать (их сопротивление равно нулю); если входные цепи логических элементов 11 и 12 обеспечивают доПомехоустойчивый триггер, содердащий первый и второй логические элементы И-НЕ или ИЛИ-НЕ, выходы которых через последовательно соединенные диод и резистор подключены к первым выводам соответственно первого и второго конденсаторов, вторые выходы которых соединены общей шиной, первые входы первого и второго логических элементов И-НЕ или ИЛИ-НЕ подключены соответственно к первому и второму входам устройства, о т л и ч а ю шийся тем, что, с целью повышения помехоустойчивости, в него введены первый и второй дополнительные логические элементы И или

ИЛИ, выходы которых подключены к выходам устройства и соединены с вторыми входами соответственно второго и первого логических элементов И-НЕ или ИЛИ-НЕ, выходы которых подключены соответственно к первым входам первого и второго логических элементов И или ИЛИ, вторые входы которых соединены с первыми выводами соответственно первого и второго конденсаторов и через первый и второй дополнительные резисторы подключены к шине питания.