Цифровой фазочастотный компаратор

 

Изобретение может использоваться в радиотехнических устройствах контроля частоты и фазы импульсных , последовательностей. Цель изобретения - повышение точности. Устройство содержит элемент НЕ 1 , два счетчика (С) 2,3, элемент ИЛИ-НЕ 4- и два бистабильных элемента (БЭ) 5, 6. Если контролируемая частота f и опорная частота f равны и совпадают по фазе, то сигналы с уровнем логич . 1 на выходах С 2 и 3 появляются одновременно, что приводит к смене уровня сигнала на выходе элемента ИЛИ-НЕ 4. на уровень логич. 0 и к переключению БЭ 6. На инверсном выходе последнего появляется сигнал с уровнем логич. 1, устанавливающий С 2 и 3 в исходное состояние, на выходах которых происходит смена сигнала от уровня логич. к уровню О , в связи с чем БЭ 5 переключается в противоположное состояние |и на этом заканчивается первый цикл контроля.Следующий цикл начинается в момент очередного после сброса С 2 и 3 периода опорных импульсов и также заканчивается переключением БЭ 5, т. о. на выходе устройства устанавливаются импульсы со скважностью типа меандр. Если f меньше (больше) f, или фаза контролируемого сигнала отстает (опережает) от фазы опорного сигнала, то на выходе устройства устанавливается сигнал с уровнем логич. 1 (О). 1 ил.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (29) (22) д214 Н 03 D 13/00

ОПИСАНИЕ ИЗОБРЕТЕН,„,","; :, . : /

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ (21) 3740569/24-09 (22) 02.04.84 (46) 07.04.86. Бюл .22- 13 (71) Производственное объединение по ремонту, модерниэации и наладке энергетического оборудования "Сибэнергоцветмет" (72) А.А.Лапатский и Б.Н.Порохнявый (53) 621.317.761(088.8) (56) Патент США У 3723889, кл. Н 03 Р 13/00, 1973.

Патент Великобритании 22 1496743, кл. Н 03 D 13/00, 1977. (541ЦИФРОВОЙ ФАЗОЧАСТОТНИЙ КОМПАРАТОР (57) Изобретение может использоваться в радиотехнических устройствах контроля частоты и фазы импульсных ,последовательностей. Цель изобрете, ния — повышение точности. Устройство содержит элемент НЕ 1, два счетчика (С) 2,3, элемент ИЛИ-НЕ 4- и два бистабильных элемента (БЭ) 5, 6.

Если контролируемая частота f u опорная частота f< равны и совпадают по фазе, то сигналы с уровнем логич. "1" на выходах С 2 и 3 появляются одновременно, что приводит к смене уровня сигнала на выходе элемента

ИЛИ-НЕ 4 на уровень логич. 0".и к переключению БЭ 6. На инверсном выходе последнего появляется сигнал с уровнем логич. "1", устанавливающий С 2 и 3 в исходное состояние, на выходах которых происходит смена сигнала от уровня логич ™1 к уров» ню "О", в связи с чем БЭ 5 переклю: чается в противоположное состояние, и на этом заканчивается первый цикл контроля.Следующий цикл начинается в, момент очередного после сброса С 2 и 3 периода опорных импульсов и также заканчивается переключением БЭ 5,т.о. на выходе устройства устанавливаются импульсы со скважностью Q 2 типа

"меандр". Если Е меньше (больше)

f или фаза контролируемого сигнала отстает (опережает} от фазы опорного сигнала, то на выходе устройства устанавливается сигнал с уровнем логич. "1" ("О"). 1 ил.

1223331

Изобретение относится к радиотехнике и может использоваться в радиотехнических устройствах контроля частоты и фазы импульсных последовательностей.

Цель изобретения — повышение точности цифрового фазочастотного компаратора.

На чертеже приведена функцио\ .нальная электрическая схема цифрового фазочастотного компаратора.

Предлагаемый компаратор содержит элемент НЕ 1, первый 2 и второй 3 счетчики, элемент ИЛИ-НЕ 4, первый

5 и второй 6 бистабильные элементы, В качестве бистабильных элементов могут использоваться, например,X-Ктриггеры с динамическими входами

Л иК.

Цифровой фазочастотный компаратор работает следующим образом.

Контролируемая .последовательность, импульсов с частотой f поступает на счетно вход второго счетчика 3, который является вторым входом цифрового фазочастотного компаратора.

На счетный вход первого счетчика 2 поступает опорная последовательность импульсов с частотой К, и скважностьюЯ 2..

В исходном состоянии на инверсном входе второго бистабильного элемен. та 6 присутствует уровень логической единицы, который по входам сброса удерживает счетчики 2 и 3 в исход. ном состоянии. Очередной импульс опорной частоты f переключает второй бистабильный элемент 6 в единичное состояние. При этом снимается сигнал сброса с входов счетчиков 2 и 3. В,связи с этим начало счета импульсов обоими счетчиками 2 и 3,. т.е. начало контроля, совпадает с моментом начала периода опорных сигналов.

Если частоты f u f равны и сов2 падают по фазе, то сигналы с уровнем логической единицы на выходах счет-. чиков 2 и 3 появляются одновременно.

Это приводит к смене уровня сигнала на выходе элемента ИЛИ-НЕ на уровень логического "0" и переключению второго бистабильноюо элемента 6.

На его инверсном выходе устанавливается сигнал с уровнем логической "1, в связи с чем счетчики 2 и 3 устанавливаются в исходное состояние.

На выходах счетчиков 2 и 3 происхокой "1" к уровню "0". В связи с этим первый бистабильный элемент 5 переключается в противоположное состояние. На этом заканчивается первый цикл контроля. Следующий цикл контроля начинается в момент очередного сброса счетчиков 2 и 3 периода опорных импульсов и также заканчи10 вается переключением первого бистабильного элемента 5.

Таким образом, если частоты f и f равны и фазовый сдвиг контролируемых импульсов отсутствует, то на выходе цифрового фазочастотного компаратора устанавливаются импульсы со скважностью Q = 2 типа "меандр".

Если контролируемая частота f

20 ниже опорной f(или фаза контролируемого сигнала отстает от фазы опорного сигнала, то на выходе цифрового

55 дит смена сигнала от уровня логичесфазочастотного компаратора устанавливается сигнал с уровнем логической

"1". Это вызвано тем, что после заполнения первого счетчика 2 счетчики

2 и 3 устанавливаются в исходное состояние и переключающие первый бистабильный элемент 5 импульсы поступают только на его первый вход.

В случае, когда контролируемая частота f< больше опорной f< или фаза, контролируемого сигнала опережает фазу опорного, переключающие первый бистабильный элемент 5 импульсы поступают только на второй

его вход и на выходе цифрового фазочастотного компаратора устанавливается сигнал с уровнем логического "0"

Формула изобретения

Цифровой фазочастотный компаратор, содержащий первый и второй счетчики, входы сброса которых объединены, элемент HE и первый бистабильный элемент; выход которого является выходом цифрового фазочастотного компаратора, о т л и ч а ю— шийся тем, что, с целью повышения точности, в него введены второй бистабильный элемент и элемент

ИЛИ-HE причем счетный вход первого счетчика объединен с входом элемента

НЕ и является первым входом цифрового фаэочастотного компаратора, выход первого счетчика соединен с первым входом первого бистабильного

1223331 4 которого соединен с выходом элементаНЕ, а инверсный выход соединен с входами сброса первого и второго счетчиков, причем счетный вход вто5 рого счетчика является вторым sxoдом цифрового фазочастотного компаратора. элемента и первым входом элемента

ИЛИ-НЕ, выход второго счетчика со единен с вторым входом первого бистабильного элемента и вторым входом элемента ИЛИ-НЕ, выход которого соединен с первым входом второго бистабильного элемента, второй вход

Тирам 816 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открыгий

113035, Москва, Ж-35, Раушская наб., д.4/5

Заказ 1722/57

Филиал ППП "Патент", r.Óèãîðîä, ул.Проектная,4

Составитель С.Муэычук

Редактор А.Шишкина Техред O.Ñîïêî . Корректор М. Демчик