Генератор кодирующих или декодирующих байтов

 

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК (1% (И) (51)4Н 04 N 5/91

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К flATEHTY

ВИЯ.1йО:. (21) 3547557/09 (22) 10.01.83 (31) 8200288 (32) 11.01.82 (33) FR (46) 23. 01. 86. Бюл. Ф 3

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (71) Этаблиссман пюблик де диффюзьон ди "Теледиффюзьон де Франс" и л Эта Франсэ репрезанте пар ле Ми1 нистр П.Т.Т. (Сантр Насьональ д Этюд де Телекоммюникасьон) (FR) (72) Луи Клод Гийу, Раймон ле Бри и Амбруаз Ле Рес (FR) (53) 621.397(088.8) (56) Патент Франции 9 2448824, кл. Н 04 N 7/08, 1979. (54)(57) ГЕНЕРАТОР КОДИРУЮЩИХ ИЛИ

ДЕКОДИРУЮЩИХ БАЙТОВ, содержащий три генератора псевдослучайной последовательности, входы которых являются входами генератора кодирующих или декодирующих байтов, выход первого генератора псевдослучайной последовательности подключен к первому входу первого элемента И,выход второго генератора псевдослучайной последовательности — к второму входу первого элемента И и первому входу второго элемента И, а выход третьего генератора псевдослучайной последовательности — к второму входу второго элемента И, отличающийся тем, что, с целью повышения быстродействия путем сокращения. продолжительности формирования и увеличения длины последовательности байтов, в него введены элемент ИЛИ, первый и второй входы которого подключены к выходам соответственно первого и второго элементов И, и сумматор по модулю "2", входы которого подключены к соответствующим выходам элемента ИЛИ, причем первый генератор псевдослучайной последовательности состоит из шести элементом ИСКЛЮЧАЮЩЕЕ ИЛИ, семи регистров и сумматора по модулю "31", при этом первые входы первого, второго, третьего, четвертого и пятого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ являются соответственно первым, вторым, третьим, четвертым и пятым входами генератора кодирующих или декодирующих байтов, выход

i-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ (где

1, ..., 5) подключен к i-му входу первого регистра, 1-й выход которого соединен с i-м входом второго регистра и первой группой вхо дов сумматора по модулю "3 1", i-й выход второго регистра подключен к ,i-му входу третьего регистра и первой группе входов шестого элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ, i-й выход третьего регистра соединен с -м входом чет вертого регистра, 1-й выход которого подключен к (i — 1)-му входу второй группы входов сумматора по модулю "31", i-й выход которого соединен с i-м входом пятого регистра, i-й выход пятого регистра подключен к i-му входу шестого регисто ра и второй группе входов шестого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого является выходом первого генератора псевдослучайной последовательности, -й выход шестого регистра соединен с i-м входом. седьмого регистра, i-й выход которого подключен к второму входу

i-го элемента ИСКЛЮЧАКЩЕЕ ИЛИ,. вто1207407 рой генератор псевдослучайной последовательности состоит из семи элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, семи регистров и сумматора по модулю

"127", при этом первые входы первого, второго, третьего, четвертого, пятого, шестого и седьмого элементов

ИСКЛ10ЧА10ЩЕЕ ИЛИ являются соответственно шестым, седьмым, восьмым, первым, вторым, третьим и четвертым входами генератора кодирующих или декодирующих байтов., выход j-ro элемента ИСКЛЮЧАЮЩЕЕ ИЛИ (где j

1, ..., 7) подключен к j-му входу первого регистра, j-й выход которого соединей с j-м входом второго регистра и первой группой входов сумматора по модулю "127", j-й выход второго регистра подключен к (j — 1)-му входу второй группы входов сумматора по модулю "127", )-й выход которого соединен с )-м входом третьего регистра, j-й выход которого подключен к j-му входу четвертого регистра и является выходом второго генератора псевдослучайной последовательности, )-й выход четвертого регистра соединен с 1-м входом пятого регистра, j -й выход которого подключен к 1-му ( входу шестого регистра, j é выход шестого регистра подключен к j-му входу седьмого регистра, j-й выход которого соединен с вторым входом

j-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, треИзобретение относится к устройствам, формирующим кодирующие или декодирующие байты, и может быть использовано в системах видеозаписи.

Целью изобретения является повышение быстродействия путем сокращения продолжительности формирования и увеличения длины последовательности байтов.

На фиг. 1 представлена структурная электрическая схема генератора кодирующих или декодирующих байтов, на фиг. 2 — временные диаграммы, поясняющие его работу. тий генератор псевдослучайной последовательности состоит из шести элементов ИСКЛЮЧАЮЩЕЕ ИЛИ,-пяти регистров и сумматора по модулю

"31", при этом первые входы первого, второго, третьего, четвертого и пятого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ являются соответственно четвертым, пятым, шестым, седьмым и восьмым входами генератора кодирующих и декодирующих байтов, выход К-го элемента ИСКЛЮЧАЮЩЕЕ ИЛИ (где К =

1, ..., 5) соединен с К-входом первого .регистра, К-й выход которого подключен к К-му входу второго регистра и первой группе входов сумматора по модулю "31", К-й выход второго регистра соединен с

К-м входом третьего регистра и пер- вой группой входов шестого элемента

ИСКЛЮЧАЮЩЕЕ ИЛИ, К-й выход третьего регистра подключен к К-му входу второй группы входов сумматора по модулю "31", К-й выход которого

-соединен с К-м входом четвертого регистра, К-й выход которого подключен к К-му входу пятого регистра и второй группе входов шестого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого является выходом третьего генератора псевдослучайной последовательности, а К-й выход пятого регистра соединен с вторым входом К-ro элемента

ИСКЛ10ЧАЮЩЕЕ ИЛИ.

Генератор содержит первый, второй и третий генераторы 1-3 псевдослучайной последовательности, соответствующие входы которых являют- . ся входами 4-11 генератора кодирующих или декодирующих байтов, первый и второй элементы И 12 и 13, элемент ИЛИ 14, сумматор 15 по модулю "2", генератор 16 тактовых импульсов, имеющий выход 17 и блок

18 управления с выходами 19-21. Первый генератор 1 состоит из шести элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 22-27, семи регистров 28-34 и сумматора 35

1207407

15

25

RA, RB, х =. SA SB;

ТА, ТВ, RC, RD, RE; RF, RG 35

SC; SD; SE, SF, SG

ТС, TD; ТЕ где RA, RB, RC, RD, RE, RF, RG .— содержимое регистров 32, 33, 34 28, 29, 30 и 31 соответственно, SA SB SC SD

SE, SF SG

ТА, ТВ, ТС, TD, TE содержимое соот50 ветственно регистров 60, 61, 57, 58 и 59.

° ° ° ° ° ° ° °

0< +. ° ° ° + c < rro модулю "2" .

55 Для декодирующих байтов, когда бит контроля четности уже заменен битами контроля правильной четности, три бита большого веса равны нулю. по модулю "31". Второй генератор 2 состоит из семи элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 36-42, семи регистров 43-49 и сумматора 50 по модулю "127". Третий генератор 3 состоит из шести .элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 51-56, пяти регистров 57-61 и сумматора 62 по модулю "31".

Генератор работает следующим об,,разом.

На входы 4-11 подается входной сигнал, запускающий генератор кодирующих или декодирующих байтов, который характеризуется в каждый момент времени комбинацией состояний генераторов 1-3, зависящей от предыдущих .состояний генераторов 1-3.

r;„= г, + 2 r; по модулю "31"

s„„= s + 2 з по модулю

"127"

+ „по модулю 31

) где r, s u t — состояния соответственно генераторов

1-3; и К вЂ” индексы разрядов соответствующих регистров генераторов 1-3.

Общее состояние генератора кодирующих или декодирующих байтов определяется в любой момент времени совокупностью х слов, содержащихся

h в регистрах содержимое соответственно регистров

45, 46, 47, 48, 49, 43 и 44;

В указанном состоянии содержатся

109 двоичных элементов, распределенных следующим образом: семь слов по

5 бит для последовательности r (регистры 28-34); семь слов по 7 бит для последовательности s (регистры

43-49), пять слов по 5 бит для последовательности t (регистры 57-61) .

В момент времени и + 1

RD + 2RG mod 31; RA, RB, RC Q+ КТ, RD, КЕ; КГ

SF + 2SG mod 127 $А, SB, SC; SD, SE 0+ SI, SF

ТС + TE mod 31, ТА, ТВ Q+ TI; ТС TD где RI SI и ТТ вЂ” содержимое сигналов, соответствующих сигналам запус- ка генераторов

1-3

0» — операция ИСКЛЮЧАЮЩЕЕ ИЛИ или поразрядное сложение по модулю "2"

It

mod 31, и mod 127 означают, что на выходе соответствующих сумматоров

35, 50 и 62 вычитают 31 или 127, если результат строго больше 31 или 127.

Запускающие байты RI, SI, TI появляются на входах 4-11 только в момент запуска.,Затем входы 4-11 поддерживаются в нулевом состоянии, пока генератор формирует кодирующие или декодирующие байты.

Определение выходного байта осуществляется в зависимости от состоя ния хд с помощью элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 27 и 56, элементов И 12 и 13 и элемента ИЛИ 14. Каждый из пяти бит содержимого SA регистра 45 в зависимости от величины, равной 0 или 1, управляем выбором бита RAO+ RE либо бита ТА О+ TD.

Если биты RA С») RE, SA и ТАО» TD записываются в виде

4 3 1 1 7 С 5 4 4 2 ) )

4 3 1 то кодирующий байт записывается поразрядно с< = rt з, + s t по модулю "2", с = г s). + s t пО мОДулю "2", с О, с7 — 09

1207407

ID = К49Н(хЗх7хбх5), IL К,Я NR

6 г

IH=K.

g7 = g8 Я g6 B g4, g5 = я6 9 я4 ® g2, g3 = g4 6 g2 ® g8, g1 = g2 9 g8 ® g6.

IA = К,9Н(уфуЗу2у1) IB = К,ВН(у8у7убу5);

IC = К ЮН(х4хЗх2х1) .

z

I в

6 7 в q ® "("" )

9 H(NR „)

К 9Н(ЫК„)

К4 (Р H(NR,г)

К ОС

К 9 С

К1 9 С„

Запуск генератора. кодирующих или декодирующих байтов осуществляется с помощью служебной информации, состоящей из 64 двоичных элементов

К, — Кв, номера ряда, изменяющегося от 1 до 24 и закодированного в двух байТах NR и NR2, и номера страницы, изменяющегося от 001 до 999 и зако. дированного в трех байтах ИР,, NP2

NP3.

Байты ИК, и ИК2, кодирующие номер ряда, записываются соответственно в виде х 8х7х6 х5х4 хЗ х2 х1 и у 8 у7у6 5

4 3 2 1. Для составления байтов запуска используются байты

Н(4н3 2 1), Н(8ц7у6 5),Н94хЗх2х1) и Н(х8х7х6К5), полученные путем коди рования по Хэммингу следующим образом.

Если обозначим различные биты такого байта Н через g 8 g 7 ... р, 1 то имеем

Соответствие величины чисел в шестнадцатиричной системе с величи нами различных битов приведено в табл. 1.

При этом биты g8, g6, g4, g2 соответствуют битам информации, а биты g7, g5, яЗ, g1 — битам избыточности °

Байты 1А, ..., 1Н, используемые для запуска и переводящие номер ряда в комбинации двоичных элементов К,-Кв, определяют следующую возможную комбинацию:

Пример. Процесс выработки запускающих байтов. Служебная инфор,мация определяется восемью следующими байтами (записанными в шестнадцатиричной системе, т.е. согласно коду табл. 1):

К, = 17, К = BE; К = 62; К4 = A9, 15

Предположим, что кодируемый ряд определяется с помощью US = IF, NR, = 45; NR2 = с, и что этот ряд принадлежит странице, определяемой

SOH = 01 RS = 9F NP = 15 NP э 2

64 NPý 73

Согласно системе обозначений байтов код 1/5 означает 0001/0101, т.е. О, с учетом кода Хэмминга, 25 приведенного в табл. 1, 6/4 соответствует таким же образом 4, а

7/3 — 5. Данная страница, определяемая с помощью ИР, = 15 NP2 = 64 и NP> = 73, следовательно, является страницей 045.

Четыре байта, определяющие рассматриваемый ряд Ш, NRz — соотВетственно Н (NR 2 ),H(NR 2Г )

H(NR<<), Н(ИК1 ), если NRz+ и NRzv обозначают соответственно 4 бита

35 малого и большого веса NR2 и NR(g

NR „ — четыре бита малого и большого веса NR,. В рассматриваемом случае четыре байта Н(1), Н(С), Н(5), Н(4) соответственно являются

40 согласно таблице кодов Хэмминга следующими: (02), (А1), (73) и (64).

Восемь байтов запуска генератора следующие:

К19H(I) = 17 О+ 02 = 15, = К ®Н(С) = BE 6 М = IF

= K sH(5) 62 8 73 = 11, = К 9Н(4) = А9 9 64 = CD

= К @Н(5) = 65 ® 73 = 16, = K,ЕН(4) = 3C 9 64 = 58

Kz8H(0) = 84 9 15 = 91

К вЂ” DO — DO . в

Эти восемь запускающих байтов позволяют составить вбсемь троек

RI, SI u TI путем выбора некоторых битов, которые их составляют, причем этот выбор определяют соединениями входов генераторов 1-3, эти тройки используются для запуска генераторов 1-3.

Величины слов RI, SI u TI в двоичной и десятичной системах приведены в табл. 2.

1207407

Следующие состояния получены с помощью последовательностей

2 ri,-ь mod

2 s mod 127", -5

М

t „mod 31

r;, +

-5 -5

k- 4

"1+1

$,1

t„„

Пять основных битов кодирующего байта получены с помощью (r; B r, ) „+; (tk„et„., ).

Тринадцать первых кодирующих 18, 95

Если байт 1 записывается в виде

Ь8 bj Ь6 b5 Ъ4 ЬЗ Ь2 Ь1, тогда RI записывается в виде Ъ5 Ъ4 ЪЗ Ъ2 Ь1, SI — в виде Ь4 b3 Ь2 Ь1 Ъ8 Ъ7 Ъ6 и

ТŠ— в виде Ь8 Ь7 Ь6 b5 Ь4.

В начале рассматриваемого ряда генератор последовательно учитывает

/ запускающие байты, Это означаЕт, что каждый из генераторов 1-3 учитывает последовательно восемь запускающих слов RI, SI или TI, которые к ним относятся. Первые регистры

28, 43 и 57 получают эти запускающие слова, которые сдвигаются затем к регистрам 29, 44 и 58, в то время как регистры 28, 43 и 57 получают вторые запускающие слова.

Пошаговое изменение содержимого различных регистров в зависимости от изменения запускающих слов приведено в табл. 3.

После обработки восьмого запускающего байта генератор готов выдать первый кодирующий байт. Содержимое регистра 32: RA = 26; RE = 0; RAO> RE= — 26 = 11010; регистра 45: SA = 41, имеем SA = 41 = 01 01001; регистра

60: ТА = 13, TD = 12; TA 0 TDO 01

0000!.

5 бит, полученные на выходе элемента ИПИ 14, 10011. Следовательно, первый кодирующий байт 93 в шестнадцатиричной системе.

В общем случае, обозначая через

d„d,d, чистые байты одного ряда, через С,, С, С> кодирующие байты, сформированные генератором, и через

D< Р Рз кодированные байты, имеем последовательность следующих кодов.

Чистые быйты: US NR, NR

Кодирующие

10 байты: С,С С С С С С

Кодированные байты: US ИК,ИВ Р,D D D D

2 1 3 < 5

6 7

15 1 колонкам 0 или 1, d. Я с;, если d,. принадлежит колонкам 2-7.

Таким образом, для приведенного ряда, начинающегося с ... 1F

7п 45, С1 и продолжающегося 20, 20, 20, 9В, 4F 57, 45, соответствующий кодированный ряд— 1F, 45 Ф Ci, ВЗ, В6

На фиг. 2 показано изменение различных сигналов в устройстве.

На фиг. 2 обозначены чистые сигналы (VS, ИК< и МКд ) и собственно данные а и . ..,, фиг. 2S представляет дополнение сигнала считывания регистров, полученное с выхо- да 19 блока 18; фиг. 26 — кодирующую последовательность С С„ Сз, фиг. 2г — импульс сброса в ноль, полученный от блока 18; фиг. 2 1 — моменты запуска I — I

f ф э фиг. 2 e — - дополнение сигнала записи в регистры запускающих битов, фиг. 2ж дает тактовые импульсы с выхода 17 генератора 16. При этом

; с выхода 19 блока 18 осуществляются считывание регистров, с выхода 20— сброс в "0", с выхода 21 — команда

45 для записи, что происходит подключением выходов 19-21 к входам соответствующих регистров.

12074Q7

Таблица

Биты

84 8З 8i

1 0

0 1

1 0

Таблица 2

Байты

10101=21

0101 00=40

00010=2

1111 000=120 00011=3

11111=31

10001=17

0001 000=8

00010=2

1101 110=110 11001=25

Шестнадцатиричная система счисления

"15 =0001 0101 1F =001 1111 11 =0001 0001 CD =1100 1101 16 =0001 0110 58 =0101 1000 91 =1001 0001 D0 =1",01 0000

01101=13

10110=22

11000=24

10001=17 !

0000=-1б

0110 000=48

1000 010=66

0001 100=12

0000 110=6

0 1

1 0

0 1

1 0

0 0

0 0

1 1

0 0

1 1

0 0

1 1

00010=2

01011=11

10010=18

11010=26

1207407

17

16

13

RI

17

RC

13

RF

t3 RE

13

31

0 0

RC

17

31

17

40

12

120

БЕ

110

40

66

110

SE

40

SD

40

121

73

121

126

$В

126

78

121

SA

18

27

ТЕ

TD

TC

30

ТВ

TA

21 31

31 17

21 3t

8 110

40 - 120

120 8

0 0

Таблица 3

13 3

3 7

7 0

0 8

24 3

3 10

10 26

66 36

36 79

73 121

121 126

126 14

14 36

35 41

1 15

15 12

12 25

3 11

1! l3

1207407

1207407

d, dzd d

05 ИЯр ИЯ с, с,. с с„

I! Iz Ig А 4 /б Iy Ig

Составитель Т.Афанасьева

Техред А.Бабинец Корректор В.Бутяга

Редактор О.Юрковецкая

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Заказ 8754/61 Тираж 624 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий!

13035, Москва, Ж-35, Раушская наб., д. 4/5