Устройство для определения модуля трехмерного вектора

СОКИ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

O9l (111

Ш4 G 06 F 7 544

Ц/

ОПИСАНИЕ ИЗОБРЕТЕНИЙ, К ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГООУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ1 (21) 3753255/24-24 (22) 07.06.84 (46) 15.01.86. Бюл. Р 2 (.71) Новороссийское высшее инженерное морское училище (72) Е;И. Духнич и О.Е. Духнич (53) 681.325 (088.8) (56) Авторское свидетельство СССР

Ф 445042, кл. G 06 F 7/38, 1973.

Авторское свидетельство СССР

В 1068933, кл. G 06 F 7/544, 1982. (54) (57) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ

МОДУЛЯ ТРЕХМЕРНОГО ВЕКТОРА, содержащее три регистра аргументов, три сумматора-вычитателя и два сдвигателя, причем выходы первого, второго и третьего сумматоров-вычитателей соединены с информационными входами первого, второго и третьего регистров аргументов соответственно, выходы первого и второго регистров аргументов соединены с информационными входами первого и второго сдвигателей соответственно, входы управления сдвигом которых соединены с входом номера итерации устройства, о т л и ч а ю щ е е .с я тем, что, с целью повышения быстродействия, в него дополнительно введены третий сдвигатель, вычитатель, четвертый, пятый и шестой сумматоры-вычитатели и три дешифратора знаков операндов, причем выход первого регистра аргумента соединен с входом уменьшаемого вычитателя, вход вычитаемого которого соединен с выходом сдвига на (2 i + 1) разрядов первого сдвигателя (— номер итерации, 1 = 1,п), .выход сдвига на разрядов которого соединен с первыми информационными входами четвертого и пятого сумматоров-вычитателей, вторые информационные входы которых соединены с выходами сдвига на 2 + 1 разрядов второго и третьего сдвигателей соответственно, выходы сдвига на < разрядов которых соединены с первыми вхо-. дами шестого и первого сумматороввычитателей соответственно, выход первого сумматора-вычитателя является выходом значения модуля вектора устройства, второй информационный вход шестого сумматора-вычитателя соединен с выходом вычитателя, а выход шестого сумматора-вычитателя соединен с вторым информационным входом первого сумматора-вычитателя, управляющий вход которого соединен с управляющим входом пятого сумматора-вычитателя, выход которого соединен с первым входом третьего сум матора-вычитателя, второй информационный вход которого соединен с выходом второго регистра аргументов, выход третьего сумматора-вычитателя соединен с входом первого дешифратора знаков операндов, выход которого соединен с первым информационным входом второго дешифратора знаков операндов, второй информационный вход которого соединен с выходом третьего дешифратора знаков операндов, вход которого соединен с выходом второго сумматора-вычитателя, управляющий вход которого соединен с управляющим входом третьего сумматора-вычитателя и с.выходом второго дешифратора знаков операндов, первый информационный вход второго сумматора-вычитателя соединен с вы< ходом третьего регистра аргументов, второй информационный вход второго сумматора-вычитателя соединен с выходом четвертого сумматора-вычита1205139 теля, управляющий вход которого соединен с управляющим входом шестого сумматора-вычитателя и выходом треть его дешифратора знаков операндов.

Изобретение относится к вычислительной технике и предназначено для построения на его основе специализированных ЦВМ.

Цель изобретения — расширение функциональных возможностей эа счет вычисления модуля трехмерного выхода за один цикл работы устройства, что приводит к повьппению быстродействия вычислений.

На чертеже изображена схема устройства, Устройство содержит регистры 1-3 аргументов, сдвигатели 4-6, вычитатель 7, сумматоры-вычитатели 8-13, дешифраторы 14-16 знака операнда и вход 17номера итерации устройства.

С первого выхода сдвигателей по1 лучается число, сдвинутое на (2< +1) разрядов, а с второго выхода — на < разрядов.

Работу устройства можно описать следующими выражениями:

x;+< =õ;(<-2 1 )«) 2- (, + z 2-< у.

Е;<< =х,2 g,- ;(< ; < 2<2

,-в<у g,, si n Е, .

Перед началом итерационного процесса значения координат Х, У, 7 находятся в регистрах 1-3 соответственно. С началом очередной итерации на вход 17 устройства подается сигнал, соответствующий ее номеру, по которому .сдвигателн 4-6 настраиваются таким образом, чтобы с их первого выхода снималось число (х, у или z ), сдвинутое íà (2< +1) разря1 дов, а с второго — на < разрядов.

При этом с выхода вычитателя 7 полу-г;-< чается значение ; (1 — 2 ), с выхода сумматора-вычитателя 8 — значение х, (1 — 2 )+(,ц;2, ас выхода сумматора-вычитателя 11 получится значение х;,<, которое записывается в регистр 1 вместо числа х,.

Аналогичным образом с выходов сумматоров-вычитателей 12 и 13 получаются значения о „,, Z „. „, которые записываются в регистры 2 н 3, а также анализируются дешифраторами

)4 H )6. e H T o )5 служит для определения значений — ;,, по которым в следующей итерации сумматоры-вычитатели 12 н 13 настраива2S ются на выполнение сложения или вычитания. После выполнения п итераций (где n — разрядность операндов) исходный вектор совпадет с осью Х, и в регистре 1 записывается значение

x„= k Jx °, -2<-< где К=- Г)(1+2 )- деформация модуля.

1205139

Составитель С. Куликов

Техред А.Ач Корректор Л. Патай

Редактор Е. Копча

Заказ 8536/51 Тираж 709 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", r, Ужгород, ул. Проектная, 4