Усилитель считывания

СОЮЗ СОВЕТСНИУ, СОЦИАЛИСТИЧЕСНк,.

РЕСПУБЛИК

ÄÄSU ÄÄ 1203593 (51) 4 G 11 С 7 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHOMV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3759216/24-24 (22) 04.07.84 (46) 07.01.86. Бюл. № 1 (72) А. И. Макаров (53) 681.327,6 (088.8) (56) Патент США № 4223394, кл. G 11 С 11II40, опублик. 1982. (54) ) 57) УСИЛИТЕЛЬ СЧИТЫВАНИЯ, содержащий первый и второй ключевые транзисторы, сток и затвор первого из которых соединены соответственно с затвором и стоком второго, первый и второй нагрузочные транзисторы, истоки которых подключены соответственно к стокам первого и второго ключевых транзисторов, а затворы являются информационными входами усилителя считывания, выходами которого являются стоки первого и второго ключевых транзисторов, третий и четвертый ключевые транзисторы, стоки которых соединены с шиной питания, а истоки подключены соответственно к стокам первого и второго нагрузочных транзисторов, установочный транзистор, сток которого соединен со стоком первого ключевого транзистора, затворы третьего и четвертого ключевых транзисторов объединены и являются первым управляющим входом усилителя считывания, затвор установочного транзистора является вторым управляющим входом усилителя считывания, истоки первого, второго ключевых и установочного транзисторов подключены к шине нулевого потенциала, отличаюи1ийся тем, что, с целью повышения его надежности, в него введены первый и второй усилительные транзисторы, стоки которых подключены соответственно к стокам первого и второго ключевых транзисторов, а истоки соединены с шиной нулевого потенциала, затвор первого усилительного тран-

Я зистора соединен с затвором второго нагрузочного транзистора, а затвор второго уси- /ф лительного транзистора подключен к затвору первого нагрузочного транзистора. (/б

1203593

Изобретение относится к вычислительной технике и может быть использовано в интегральном полупроводниковом МДП запоминающем устройстве.

Целью изобретения является повышение надежности усилителя считывания.

На фиг. 1 изображена принципиальная схема усилителя считывания; на фиг. 2— временная диаграмма работы усилителя.

Усилитель считывания содержит первый

1 и второй 2 ключевые тразисторы, первый 3 и второй 4 нагрузочные транзисторы, третий 5 и четвертый 6 ключевые транзисторы, первый 7 и второй 8 усилительные транзисторы, установочный транзистор 9, первый 10 и второй 11 информационные входы усилителя, первый 12 и второй 13 выходы усилителя, первый 14 и второй

15 управляющие входы усилителя считывания, шину 16 питания.

Усилитель работает следующим образом.

В исходном состоянии на первой шине

l4 управления установлен низкий потенциал, на входах 10 и 11 усилителя считывания и второй шине 15 управления — высокие потенциалы, равные напряжению питания.

Ключевые транзисторы 5 и 6 находятся в закрытом состоянии, транзисторы 3 и 4, транзисторы 7 и 8 усиления и транзистор 9 установки — в открытом состоянии, выходы !

2 и 13 усилителя считывания разряжены до низкого потенциала.

При переходе в активный режим работы (t=to) на первую шину 14 управления подается высокий потенциал, ключевые транзисторы 5 и 6 переходят в открытое состояние и потенциал на выходе 13 возрастает до величины Uiд.

U i 3= IP3 (I11 — VT, где Iq — — ток через транзистор 8 усиления;

R. эквивалентное сопротивление транзистора 8 усиления;

Ц, †потенци на входе 11 усилителя считывания

Потенциал на выходе 2 не может превысить величину Ът, поскольку транзистор

9 установки находятся в открытом состоянии.

Во временном интервале (t> — !о) происходит уменьшение потенциала на входах

l0 и 11 усилителя считывания на величину, равную V-. Поскольку транзистор 8 усиления открыт, транзистор 4 поддерживается открытым (степень открывания транзистора

4 определяется соотношением размеров транзисторов 4 и 8), что полностью исключает запоминание избыточного потенциала на затворе транзистора переключения.

t0 В момент времени 1=1 на вторую шину

l5 управления подается низкий потенциал и транзистор 9 установки переходит в закрытое состояние.

На этом интервал установки (At= !

=t; — to) заканчивается и начинается формирование дифференциального сигнала на входах усилителя и собственно дискриминация сигнала (интервал, усиления). Допустим, что в результате формирования дифференциального сигнала AUa-ф. потенциал на входе !О усилителя считывания Uig больше потенциала на входе 11 — U . Поскольку потенциал на затворе транзистора 4 уменьшится на величину AU>нф., AU>иy.= Ufo — Ui i уменьшится проводимость транзистора 4, 25 в то же время, покольку потенциал на затворе транзистора 8 усиления останется неизменным (от начала интервала усиления), его проводимость не изменяется, а это вызовет уменьшение потенциала на затворе ключевого транзистора 1, что приведет к возрастанию потенциала на выходе !2, т. е. облегчит считывание дифференциального сигнала. Когда дифференциальный сигнал достигнет величины, необходимой для считывания, произойдет правильное его считывание и усиление. В момент времени 1=4 на.шину 14 управления подается низкий потенциал и ключевые транзисторы 5 и 6 переходят в закрытое состояние. Выходы 12 и 13 заряжаются через транзисторы 7 и 8 усиления и усилитель считывания переходит в пассивный режим. С подачей высокого потенциала на шину 15 управления транзистор 9 установки переходит в открытое состояние и силитель считывания готов к новому циклу работы.

1203593

V(0/0

Ор

Ьг

ОВ

Редактор P. Цицика

Заказ 8424/55

Составитель О. Кулаков

Техред И. Верес Корректор Т. Колб

Тираж 544 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, 7К вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4