Статический триггер

 

№ 129392

Класс ч2пт, 14, „,, 21а, 36

СССР

ГС СОК)Зару

i ты...о.

ТЕХИВ Ец д)у

«<:.КОТГ, ;л

ОПИСАНИЯ ИЗОЬ КТКНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Г1одпасные группы МЛ3 174; 86

М. А. Карцев, В. Л. Браиловский, Ю. Н. Глухов, А. В. Дацко, Э. Ф. Ступин и Г. И. Танетов

СТАТИЧЕСКИЙ ТРИГГЕР

Заявлено 28 сентября 195!1 г. за ¹ 8811792/26 в Комитет по делам и-.îîðñòåíø1!! открытий при Совсте в1пнпстров СССР

Опубликовано в «Бюллетене пзобретспиш» ¹ 12 ва 1960 г.

Недостаткаъ1и известных схем статического триггера, содержащего два инвертора-формирователя уровня, являются, во-первых, невозможность использования оборудования схемы триггера в течение всего времени работы устройства для других целей, кроме хранения одчой двопной цифры, и, во-вторых, то, что условия работы деталей схемы триггера, пх номенклатура, уровни питания, нагрузочпая-способность и большей частью конструкция ячейки триггера не совпадают с аналогичными показателями друг11х элементов схем вычислительных машин (клапанов, усплитслсй и т. д ).

В прсдлагасмои схеме статического триггера указанные недостатки устрапсцы тем, что в перекрестные обратныс связи триггера включены многоступенчатые диодныс логп1ескис схемы.

На чертеже изображена функциональная схема статического триггера.

Схема содержит два инвертора-формирователя уровня 1 и 2. Выходы 8 и 4 этих инверторов являются вьтходамп схемы статического триггера. Выход инвсртора 1 подключается к входу5 схемы «И» 6. На вход

7 схемы «И» 6 подводится сигнал, управляющий обратной связью. Выход схемы «И» 6 подается в точку 8 на вход схемы «ИЛИ» 9. На другой вход этой схемы в точку 10 подается выход многоступенчаточ дио1ной логической схемы 11. Сигнал «1» на выходе многоступенчатой диодной логической схемы 11 перебрасывает триггер в такое состочние, что на выходе 8 также появляется сигнал «1», Выход схемы «ИЛИ» 9 подается в точку 12 на вход инвертора-формирователя уровня 2. Аналогичным образом выход инвертора-формирователя уровня 2 заводится на вход 13 схемы «И» 14. На другой вход этой схемы в точку 15 заводится сигнал, управляющий обратной связью. Выход схемы «И» 14 подается в точку 16 на вход схемы «ИЛИ» 17. На другой вход этой схемы в точк № 129392

Предмет изооретения

Статический триггер, содержащий два инвертора-формирователя уровня, отл ич а ющи и ся тем, что, с целью расширения области применения и возможности унификации схем и типов связей между ними в электронных цифровых вычислительных машинах, в перекрестные обратные связи триггера включены многоступенчатые диодные логические схемы.

Редактор Н. С. Кутафина Текред А. А. Камышникова Корректор Б. А. Шнейдерман

Подп. к печ. 20.Х-60 г

Зак. 8740

Формат бум. 70)(108 /ы Объем 0,17 п. л.

Тираж 750 Цена 25 коп.; с 1.1-61 г. — 3 коеi.

ЦБТИ при Комитете по делам изобретений и открытий при Совете Министров СССР

Москва, Центр, М. Черкасский пер., д. 2/6

Типографии ЦБТИ Комитета по делам изобретений и открытий при Совете Министров СССР

18 подается выход многоступенчатой диодной логической схемы 19. Сигнал «1» на выходе схемы 19 перебрасывает тиггер в такое состояние, ч".о па выходе 4 также появляется сигнал «1». Выход схемы «ИЛИ» 17 подастся в точку 20 йа вход инвертора-формирователя уровня 1.

При подаче сигнала «0» на входы 7 и 15 схем 6 и Х4 цепи обратных связей разрываются и инверторы с входными диодными схемами могут выполнять самостоятельные логические функции. Триггер состоит из тех же двух типов элементов, из которых могут быть построены все логичес кие схемы вычислительной машины. При этом характер связей между элементами будет стандартным для всей машины (с инвертора на диодные логические схемы и с диодных логических схем на инвертор).

Статический триггер Статический триггер 

 

Похожие патенты:

Изобретение относится к микроэлектронике и может быть использовано для создания ЭРПЗУ с повышенной информационной плотностью на основе МОНОП-транзисторов, в частности, перепрограммируемых инжекцией горячих носителей заряда

Изобретение относится к вычислительной технике и может быть использовано для создания постоянных (ПЗУ) и репрограммируемых (РПЗУ) запоминающих устройств повышенной информационной емкости на основе МДП-структур

Изобретение относится к устройствам памяти, реализуемым с помощью методов микро- и нанотехнологии

Изобретение относится к устройствам памяти, реализуемым с помощью методов микро- и нанотехнологии

Изобретение относится к элементам автоматики и вычислительной техники, в частности к магнитным тонкопленочным запоминающим и переключаемым элементам

Изобретение относится к информатике и вычислительной технике и может быть использовано в магнитооптических запоминающих устройствах внешней памяти электронно-вычислительных машин и бытовых приборах

Изобретение относится к радиоэлектронике и может быть использовано для обработки информации в вычислительных системах
Наверх