Преобразователь двоично-десятичного кода в двоичный

 

ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОдаСЯТИЧНОГО КОДА в двоичный, содержащий сумматор единиц и десятков, первый и второй сумматоры сотен и сумматор результата, первая группа входов которого соединена с выходами первого и второго сумматоров сотен в соответствии с весами разрядов , вход первого разряда преобразователя является выходом первого разряда преобразователя, входы второго, третьего и четвертого разрядов которого соединены соотве Т ственно с первыми входами сумматора единиц и десятков, вькод первого разряда которого является выходом второго разряда преобразователя, входы пятого, шестого и седьмого разрядов которого соединены соответственно с второй группой входов сумматора единиц и десятковд входы девятого , десятого и 1одиннаддатого разрядов преобразователя соединены с первой группой входов второго сумматора сотен, входы десятого, одиннадцатоГо и двенадцатого разрядов преобразователя соединены соответственно с первой группой входов второго, третьего и четвертого разря дов первого сумматора сотен и второй группой входов первого, второго li третьего разрядов второго сумматора сотен, вход девятого разряда Преобразователя соединен с вторым входом четвертого разряда первого сумматора сотен, вход переноса которого, входы переноса сумматора единиц и десятков, сумматор результата и второй вход пятого разряда сумматора результата соединены с входом логического нуля преобразователя, выходы с четвертого по восьмой разрядов которого соединены соответственно с выходами с первого по пятый разрядов сумматора результата, отличающийся, i тем, что, с целью упрощения преобразователя , он содержит три элемента СЛ .ИЛИ, первые входы которых соединены соотвественно с выходами переноса сумматора единиц и сотен, второго сумматора сотен и сумматора результата , вторые входы с первого по четвертьи разрядов которого соединены соответственно с входами с пятого (Г по восьмой разрядов преобразователя, выход третьего разряда -которого соединен с выходом первого разряда первого сумматора сотен, первый вход liU первого разряда которого соединен с входом девятого разряда преобра;зователя , входы восьмого и двенадцатого ра зрядов которого соединены с вторыми входами первого и второго элементов ШЖ, выходы которых соединены соответственно с вторым входом третьего разряда первого сумматора сотен и выходом десятого разряда преобразователя , выход девятого разряда которого соединен с выходом третьего эелемента ИЛИ, второй вход которого соединен с выходом третьего разряда

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

„Я0„11 3824 (59$ Н 03 И 7/00

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

Н ABTGPCHOMY СВИДЕТЕЛЬСТВУ (21) 3744162/24-24 (22) 22.05 ° 84 (46) 23,11.85. Бюл. ¹ 43 (72) Ю.Л.Соколов (53) 681.325 (088.8) (56) Авторское свидетельство СССР № 943705, кл. G 06 F 5/02, 1981.

Авторское свидетельство СССР

¹ 930313, кл.-6 06 F 5/02, 1980. (54)(57) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОДЕСЯТИЧНОГО КОДА В ДВОИЧНЫЙ, содержащий сумматор единиц и десятков, первый и второй сумматоры сотен и сумматор результата, первая группа входов которого соединена с выходами первого и второго сумматоров сотен в соответствии с весами разрядов, вход первого разряда преобразователя является выходом первого разряда преобразователя, входы второго, третьего и четвертого разрядов которого соединены соответ. ственно с первыми входами сумматора единиц и десятков, выход первого разряда которого является выходом . второго разряда преобразователя, входы пятого, шестого и седьмого разрядов которого соединены соответственно с второй группой входов сумматора единиц и десятков„ входы девятого, десятого и одиннадцатого разрядов преобразователя соединены с первой группой входов второго сумматора сотен, входы десятого, одиннадцатого и двенадцатого разрядов преобразователя соединены соответственно с первой группой входов второго, третьего и четвертого разря. дов первого сумматора сотен и второй группой входов первого, второго и третьего разрядов второго сумматора сотен, вход девятого разряда преоб разователя соединен с вторым входом четвертого разряда первого сумматора сотби, вход переноса которого, входы переноса сумматора единиц и десятков, сумматор результата и второй вход пятого разряда сумматора результата соединены с входом логического нуля преобразователя, выходы с четвертого по восьмой разрядов которого соединены соответственно с выходами с первого по пятый разрядов сумматора результата, отличающийся, тем, что, с целью упрощения преобразователя, он содержит три элемента

ИЛИ, первые входы которых соединены соотвественно с выходами переноса сумматора единиц и сотен, второго

; сумматора сотен и сумматора результата, вторые входы с первого по четвертый разрядов которого соединены

I соответственно с входами. с пятого по восьмой разрядов преобразователя, выход третьего разряда которого соединен с выходом первого разряда первого сумматора сотен, первый вход первого разряда которого соединен с входом девятого разряда преобразователя, входы восьмого и двенадцатого разрядов которого соединенй с вторыми входами первого и второго элементов

ИЛИ, выходы которых соединены соотЭ ветственно с вторым входом третьего разряда первого сумматора сотен н выходом десятого разряда преобразователя, выход девятого разряда которого соединен с выходом третьего эелемента ИЛИ, второй вход которого соединен с выходом третьего разряда

1193824

10 второго сумматора сотен, вход перено- ся которого соединен с выходом переноса первого сумматора сотен, вторые входы первого и второго разрядов

Ф

Изобретение относится к цифровой вычислительной технике и может быть использовано при построении устройств ввода информации, станков с программным управлением, графопостроителей и кассовых аппаратов.

Целью изобретения является упрощение преобразователя.

На чертеже приведена функциональная схема предлагаемого преобразователя.

Устройство соедржит сумматор l единиц и десятков, первый 2 и второй

3 сумматоры сотен, сумматор 4 результата, элементы ИЛИ 5-7, Х1 — X входы преобразователя, Y - Y ö - выходы преобразователя, причем входы

Х -Х с первого по четвертый разрядов ю1 являются входами единиц, входы Х -Хввходами десятков, а входы Х -Х,t. входами сотен. которого соединены соответственно с выходами второго и третьего сумматора единиц и десятков.

Нарастание веса разрядов на чертеже идет сверху вниз.

Преобразователь работает следующим образом, Работа предлагаемого устройства прослеживается на примере преобразования любого числа от О до 999. Пусть введено число 358. Сразу определяется

У1=Х1=0. Сумматор I формирует сигналы

Yg = 1, и на выходе переноса - 1 °

Сумматоры, 2 и 3 формируют У 1, и на выходе переноса-О, т.е. элемент

ИЛИ 5 вьщает сигнал У1д= О. Сумматор

4 формирует У.1 О, У О, У 1

Yg 1, Уа = О, и на выходе переноса — О, Поскольку на элемент ИЛИ 7 поступает едийица с выхода третьего разряда сумматора 3, У 1. Таким, образом, на выходе формируется число

M0ll00110a 358<0 °

I193824

Составитель М.Аршавский

Техред M.ÖàðoöàéÊoððåêòoð Г.Решетник

Редактор О. Бугир

Филиал ППП "Патент", r.Óæãîðîä, ул.Проектная, 4

Заказ 7326/60 Тираж 871 Подписное .

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

)13035, Москва, E-35, Раушская наб., д. 4/5