Программируемая линия задержки

 

1. ПРОГРАММИРУЕМАЯ ЛИНИЯ ЗАДЕРЖКИ, содержащая оперативное запоминающее устройство, информационный вход KOTopjOro является входом устройства, а адресные входы и входу управления;которого подключены соответственно к адресным -и к первому управляющему выходам блока управления , отличающаяся тем, что, с целью расширения функциональных возможностей за счет возможности одновременного формирования N выходных сигналов, сдвинутых на заданные промежутки времени, в него введены буферные регистры, коммутатор , информационный вход которого подключен к выходу оперативного запоминающего устройства, управляюпщйк второму, управляющему выходу блока управления, а выходы соединены с входами соответствующих буферных регистров, выходы которых являются выходами устройства, а управляющие входы подключены к первому управляющему выходу блока управления. 2. Линия по п. 1, о т л и ч а ю щ а я с я тем, что блок управления содержит генератор тактовых импульгсов , подключенный выходом к счетчику номера отвода и к одним входам первого и второго элементов И, выходы которых являются соответственно первым и вторым управляющими выходами блока управления, а другие (Л объединенные их входы подключены соответственно к прямому и инверсному выходам дешифратора нулевого состояния, входы которого соединены с выходами счетчика номера отвода и с входами запоминающего устройства значений задержек, выходы которого соединены с входами.вычитателя, со другие входы которого через счетчик 00 текущего адреса записи соединены с выходом переполнения счетчика 00 номера отвода, и регистр, входы косо торого подключены к выходам вычитателя , а выходы являются адресными выходами блока управления.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК (19) (11) (511 У Н 03 К 5/153

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

flO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИВ ИЗОБРЕтЕНил ::

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (21) 3503142/24-21 (22) 15.10.82 (46) 23.11.85. Вюл. У 43 (72) Е.Н.Лебедева и В.Н.Шашихин (53) 621.373(088.8) (5e) Заявка Франции Ф 2297518, кл. Н 03 К 5/ 153, 1976.

Самойлов Л.К. Устройства задержки информации в дискретной технике.—

И.: Советское радио., 1973, с. 202205. (54) (57) 1. ПРОГРАМИИРУЕИАЯ ЛИНИЯ

ЗАДЕРЖКИ, содержащая оперативное запоминающее устройство, информационный вход которого является входом устройства, а адресные входы и входы управления которого подключены соответственно к адресным .и к первому управляющему выходам блока управления, отличающаяся тем, что, с целью расширения функциональных воэможностей за счет возможности одновременного формирования

Я выходных сигналов, сдвинутых на заданные промежутки времени, в него введены буферные регистры, коммутатор, 1(нформационный вход которого подключен к выходу оперативного запоминающего устройства, управляющийк второму, управляющему выходу блока управления, а выходы соединены с входами соответствующих буферных регистров, выходы которых являются выходами устройства, а управляющие входы подключены к первОму управляющему выходу блока управления.

2. Линия по п. 1, о т л и ч а ю— щ а я с я тем, что блок управления содержит генератор тактовых импульсов, подключенный выходом к счетчику номера отвода и к одним входам первого и второго элементов И, выходы которых являются соответственно первым и вторым управляющими выходами блока управления, а другие объединенные их входы подключены соответственно к прямому и инверсному выходам дешифратора нулевого состояния, входы которого соединены с выходами счетчика номера отвода и с входами запоминающего устройства значений задержек, выходы которого соединены с входами .вычитателя, другие входы которого через счетчик текущего адреса записи соединены с выходом переполнения счетчика номера отвода, и регистр, входы которого подключены к выходам вычитателя, а выходы являются адресными выходами блока управления.

11937

Изобретение относится к импульс- ной технике, а именно к устройствам временной задержки цифровых сигналов, например, в аппаратуре формирования и сканирования характеристи- 5 ки направленности многоэлементных антенных решеток.

Целью изобретения является расширение функциональных возможностей за счет возможности одновременного 10 формирования N выходных сигналов, сдвинутых на заданные промежутки времени.

На чертеже:представлена структурная схема программируемой линии задержки.

Программируемая линия задержки содержит оперативное запоминающее устройство 1 с произвольной выборкой, например с организацией M-ячеек по gp

2-разрядных двоичных слов в каждой, коммутатор 2, обеспечивающий переключение Х-разрядных двоичных слов с одного на N направлений и выполненный, например, на У регистрах сдви- 25 га с N выходами, N буферных У-разрядных параллельных регистров 31-3 и блок 4 управления.

Адресные входы и вход управления оперативного запоминающего устройства 1 подключены соответственно к адресным и к первому управляющему выходу блока 4 управления, к второму управляющему выходу которого подключен управляющий вход коммутатора 2, 35 информационный вход которого подключен к,выходу оперативного запоминающего устройства 1, а выходы — к входам буферных регистров 3 - 3».

Влок 4 управления содержит генератор 5 тактовых импульсов, подключенный выходом к счетчику 6 номера отвода, выход которого соединен с входом счетчика 7 текущего адреса записи, выход счетчика Ь номера отвода соединен с входом запоминающего устройства 8, подключенного выходом к первому входу вычитателя 9 выход которого соединен через регистр

10 с адресными выходами блока 4 управления. Выход счетчика 6 номера отвода соединен также через дешифратор 1.1 нулевого состояния с первыми входами первого 12 и второго 13 элементов И соответственно, выходы которого являются соответственно первым и вторым управляющими выходами блока 4 управления, а вторые объеди89 2 ненные входы элементов И 12 и 13 подключены к выходу генератора 5 тактовых импульсов. Выход счетчика 7 текущего адреса записи соединен с вторым входом вычитателя 9.

Программируемая линия задержки работает следующим образом. Импульсы генератора 5 тактовых импульсов, поступая на счетный вход счетчика 6 номера отвода, переводят

его последовательно в положения от

0 до. N. Информация с выходов счетчика 6 номера отвода в виде параллельного кода поступает на адресные входы запоминающего устройства 8 зна.чений задержек, определяя адрес ячейки памяти, в которой хранится двоичное число (коэффициент задержки), пропорциональное времени задержки на i-м отводе линии. Импульсы переполнения счетчика 6 номера отвода поступают на счетный вход счетчика 7 текущего адреса записи, переводя его последовательно в положения от 0 до М. Информация с выходов запоминающего устройства 8 значений задержек и счетчика 7 текущего адреса записи поступают на входы вычитателя 9, где вычитанием коэффициента задержки иэ параллельного кода состояния счетчика 7 текущего адреса записи определяется адрес ячейки оперативного запоминающего устройства 1, из которой производится считыванне информации для формированиявыходного сигнала для i-ro отвода линии, Эта информация сказывается задержанной по отношению к текущему времени, которое определяется состоянием счетчика 7 текущего адреса записи, на число тактов, равное десятичному эквиваленту коэффициента задержки. Вычисленный адрес ячейки

1 поступает на адр сные входы опера-тивного запоминающего устройства 1, через регистр 10, Считывание и запись в оперативное запоминающее устройство 1 происходит в зависимости от состояния счетчика Ь номера отвода. При поступлении информации на входы дешифратора 11 нулевого состояния с выходов счетчика 6 номера отвода для его состояний с .1 до

N с прямого выхода дешифратора 11 нулевого состояния снимается сигнал, запрещающий прохождение импульсов тактовой частоты от генератора 5 тактовых импульсов через элемент И

12, в результате последний вырабатывает сигнал, устанавливающий оперативное запоминающее устройство 1 в режим считывания.

При нулевом состоянии счетчика 6 номера отвода с прямого выхода дешифратора 11 нулевого состояния поступает сигнал на элемент И 12, разрешающий прохождение через него одиночного импульса тактовой частоты, на время -присутствия которого оперативное запоминающее устройство

1 установлено в режим записи и происходит запись входного сигнала в оперативное запоминающее устройство 1, При состояниях счетчика номера отвода 6 от 1 до N вычитатель 9 последовательно во времени формирует N адресов считывания из оперативного запоминающего устройства 1 сигнала, записанного в него. Оперативное запоминающее устройство в соответствии с вычисленными адресами вырабатывает

N..ñèãíàëîâ, соответствующих сигналам на отводах на текущем такте работы линии задержки. Двоичное слово с выхода оперативного запоминающего устройства 1 поступает на коммута- тор 2, осуществляющий преобразование последовательной информации на его входе в параллельную N-разрядную на выходах путем установки коммутатора .в положения с 1 до N тактовыми импульсами управления с выхода генератора 5 тактовых импульсов, проходящйми через элемент И 13 при наличии сигнала разрешения, поступающего с, инверсного выхода дешифратора 11 нулевого состояния для состояний счетчика 6 номера отвода с 1 до N.

Для нулевого состояния счетчика 6 номера отвода дешифратор 11 нулевого состояния запрещает прохождение тактовых импульсов на управляющий вход коммутатора 2 и его переключения не происходит. Параллельный Nразрядный код с выходов коммутатора

2 поступает на информационные входы буферных регистров 3 -3 я, запись в которые происходит при поступлении на их управляющие входы одиночного импульса тактовой частоты с выхода элемента И 12 при нулевом состоянии счетчика номера отвода 6 одновременно с записью в оперативное запоминающее устройство 1 следующего значения входного сигнала. При состоянии счетчика 6 номера с 1 до N буферные .регистры 31 -3 находятся в режиме

Емкость оперативного запоминающего устройства с произвольной выборкой выбирается из следующих сообраRPHHH;

/\ иакс

И )

Т .N где И вЂ” количество ячеек памяти; требуемая максимальная задержка;

Т, — период тактовых импульсов;

N — количество требуемых отводов. !

Таким образом, диапазон изменения

50 задержек на отводах линии лежит в пределах от Т N до Т N-M с шатг Tr гом дискретности Т . N. Закон измения задержки в указанном диапазоне определяется значениями коэффициен55 тов, хранящихся в запоминающем устройстве требуемых значений задержек, и может быть выбран любым с точностью Тт N

193789 4 хранения информации. Выходы буферных регистров 3 -3> представляют собой отводы линии задержки, с которых снимают выходные сигналы.

Операция по определению адреса считывания и само считывание из оперативного запоминающего устройства

1 в буферные регистры 3 -3 повторяется И раз за один такт работы линии. Длительность одного такта равна

N периодам импульсов генератора 5 тактовых импульсов. М-й тактовый импульс, поступая на счетчик 6 отвода, переводит его из N-ro состояния в нулевое, при этом формируется импульс переполнения, поступающий на счетный вход счетчика 7 текущего адреса записи и переводящий его в следующее положение (m + !). При новом положении счетчика 6 номера отводов в вычитателе 9 из кода, поступающего из счетчика 7, вычитается нулевой код, считанный.из запоминающего устройства 8 требуемого значения задержки. Результат вычитания является адресом записи входного сигнала для данного такта.

Далее работа линии циклически повторяется М раз, т.е. до момента заполнения счетчика 7 текущего адреса записи, после чего М + 1 импульс на входе счетчика 7 текущего .адреса записи переходит в нулевое состояние и запись входного сигнала опять идет с О до И ячейки памяти

93789

Составитель А.Титов

Редактор И.Николайчук Техред М.Гергель Корректор Л,Патай

Заказ 8007 Тираж 871 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г.ужгород, ул.Проектная, 4

S 11

Для повышения устойчивости работы линии в условиях сильных электромагнитных помех коммутатор 2 может быть выполнен в виде демультиплексора 1 -- N, для управления которым помимо цепи синхронизации от тактового генератора вводится дополнительная цепь, соединяющая адресные входы демультиплексора с параллельными выхогзми счетчика 6 номера. отводов.