Элемент памяти
ЭЛЕМЕНТ ПАМЯТИ, содержащий ключевой п-р-п транзистор, база которого является первым управляющим входом элемента, а эмиттер - выходом элемента памяти, диод, отличающийся тем, что, с целью повышения быстродействия при записи информации , катод диода соединен с коллектором , ктючевого п-р-п транзистора, а анод диода является вторым управляющим входом элемента памяти. «П
СООЗ СОВЕТСНИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК
I>>)4 11 С 11 40
/ I
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ (21) 3689536/24-24 (22) 11.01.84 (46) 07.10.85. Бюл. И 37 (72) А.С. Березин, С.А. Королев и Е.II. Онищенко (71) Иосковский ордена Трудового
Красного Знамени инженерно-физический институт (53) 681.327.6(088.8) (56) Авторское свидетельство СССР
N- 627541, кл. 5 11 С 11/40, 1976.
Авторское свидетельство СССР
N - 680054, кл. G 11 С 11/34, 1978.
„„SU„„1184011 (54) (57) ЭЛЕИЕНТ ПАИЯТИ, содержащий ключевой и- p — - и транзистор, база которого является первым управляющим входом элемента, а эмиттер — выходом элемента памяти, диод, о т л и ч аю шийся тем, что, с целью повышения быстродействия при записи информации, катод диода соединен с коллектором. кчючевого и -р- и транзистора, а анод диода является вторым управляющим входом элемента памяти.
1184011
Составитель Г. Бородин
Техред 0.11рцр
Корректор А. Зимокосов
I eд;:.кто!> Б. 1!ванова
Заказ 6275/51 Тираж 583
11Н11!ПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, i!1-35, Раушская наб., д. 4/5
Подписное
Фи;Ièал 1П!П Пате«T г. Ужгород, ул. Проектная, 1!зобретс«ие относится к вычисли.,;,«ой технике и может быть исполь-ова«о при создании интегральных схем памяти большой емкости, 1!ель изобретения — повышение быс кродействия элемента памяти при запг си информации. !
1а чертеже изображена схема элемента памяти.
Элемент памяти содержит ключевой в -р- -тразистор 1, база которого является первым управляющим входом 2 элемента, а эмиттер является выходом
3 элеме«та памяти, например, диод !
«oròêH со структурой металл-n-Si, легированный золотом диод 4, катод которого соединен с коллектором ключевого и-р- и транзистора 1, а анод я«ляегся вторым управляющим входом 5 элемента памяти. 20
В режиме хранения на втором управляющем входе 5 и выходе 3 поддерживает я положительный потенциал О =
=. Ь + О+ по отношению к первому
" Р правляющему входу 2 где — по1
PDP роговое «апряжение при переключении дг ода в проводящее состояние, V» — наиряже«ие на открытом переходе транзистора 1. Оба перехода транзистора оказываются закрытыми, поэтому 30 элемент практически «е потребляет мощ«ости в режиме хранения.
Пусть состояние элемента различается следук>щим образом: "О" — диод ггмеет выпрямленную характери- 35 стику, "1" — диод 4 находится в проводящем состоянии. Для записи
«а первый управляющий вход 2 подается положительный импульс полувыборки, а «а второй управляющий вход 5 — 40 отрицагель«ый. Амплитуда обоих импульсов «грет величину V . Б результате
I открывается коллекторный переход транзистора 1, а на диоде 4 падает напряжение !1„,, переключающее его в состояние "1".
Для записи "0" на первый управляющий вход 2 подается положительный им-. пульс амплитудой Ll», а на выход 3 отрицательный импульс амплитудой U ..
При этом открывается эмиттерный переход транзистора 1, и из эмиттера вытекает ток 3, а через диод в прямом направлении протекает ток Г
= в(г Э, где !! — коэффициент передачи транзистора 1 в нормальном активном режиме. Для переключения диода 4 в
"0" необходимо, чтобы выполнялось соотношение 1 7 3,р, где 3„— порогопор вый ток при переключении диода 4 в состояние с выпрямляющей характеристикой, Для считывания информации на первый и второй управляющие входы 1 и 5 подаются соответственно положительный и отрицательный импульсы ампли пог А тудой U У + †- --(!! (V+(J При этом
1 2 т ne1! коллекторный переход транзистора 1 открывается, но на диоде 4 падает на» пряжение U U (!.1гк,р, поэтому переключение не происходит, 1ерез диод протекает ток 3, величина которого зависит от состояния, в котором находится диод 4, а через выход 3 протекает ток 33 cL) 3 rде с 1 коэффициент передачи транзистора 1 в инверсном активном режиме.
Предлагаемый элемент памяти имеет более высокое быстродействие при записи информации, что позволяет создать на его основе микросхемы ОЗУ, сохраняющие информацию при отключепитания.
