Устройство для умножения в обратных кодах
УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ В ОБРАТНЫХКОДАХ, содержащее регистры множимого, множителя и результата, сзгмматор, два блока элементов И, причал входы множимого и множителя устройства соединены с информационными входами соответствующих регистров, выходы регистра результата и регистра множителя являются соответственно, выходами старшей и младшей частей результата , прямой и инверсный выходы регистра множимого соединены соответственно с. информационными входами первого и второго блоков элементов И, выходы которых соединены с соответствующими входами сумматора, третий вход которого соединен с выходом регистра результата, выход сумматора со сдвигом на один разряд в сторону младших соединен с информационным входом регистра результата, тактовые входы которого и регистра множителя соединены с тактовым входом устройства, выход младшего разряда сумматора соединен с вхоцом старшего значащего разряда регистра множителя, отличающееся тем, что, с целью повьш1ения быстродействия, прямой и инверсный (Л выходы знакового разряда регистра с множителя соединены соответственно с первыми управляющими входами второго и первого блоков элементов И, прямой и инверсный выходы младшего разряда регистра множителя соединены соответственно с вторыми управляющими входами первого и второго блоков элементов И. 00 X)
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК (51)4 G 06 Р 7/52
ОПИСАНИЕ ИЗОБРЕТЕНИЯ;
К A8TOPCHOMV СВИДЕТЕЛЬСТВУ
ГОСУДАРСТНЕККЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3641492/24-24 (22) 14.09.83 (46) 23.09.85. Бюл. У 35 (72) В.Е.Золотовский и P.В.Коробков (71) Таганрогский радиотехнический институт им. В.Д.Калмыкова (53) 681.325(088.8) (56) Авторское свидетельство СССР
В 522498, кл . G 06 Р 7/52, 1974.
Соловьев Г.И. Арифметические устройства ЭВИ. М.: Советское радио, 1978, с..43, 108-111, рис. 5-3. (54)(57) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ
В ОБРАТНЫХ КОДАХ, содержащее регист ры множимого, множителя и результата, сумматор, два блока элементов И, причем входы множимого и множителя устройства соединены с информационными входами соответствующих регистров, выходы регистра результата и регистра множителя являются соответственно. выходами старшей и младшей частей ре" зультата, прямой и инверсный выходы регистра множимого соединены соответственно с информационными входами
„„SU„„11808 2 А первого и второго блоков элементов
И, выходы которых соединены с соответствующими входами сумматора, третий вход которого соединен с выходом регистра результата, выход сумматора со сдвигом на один разряд в сторону младших соединен с информа ционным входом регистра результата, тактовые входы которого и ре— гистра множителя соединены с тактовым.входом устройства, выход младше— го разряда сумматора соединен с вхоцом старшего значащего разряда регистра множителя, о т л и ч а ю щ ее с я тем, что, с целью повышения быстродействия, прямой и инверсный выходы знакового разряда регистра множителя соединены соответственно с первыми управляющими входами второго и первого блоков элементов
И, прямой и инверсный выходы младшего разряда регистра множителя соединены соответственно с вторыми управляющими входами первого и второго блоков элементов И.
I 11808
Изобретение относится к вычислительной технике и может быть использовано при конструировании и разработке специализированных и универсальных процессоров. 5
Целью изобретения является повышение быстродействия.
На чертеже представлена схема устройства для умножения в обратных кодах. 10
Устройство для умножения в обратных кодах содержит вход 1 множимого ! регистр 2 множимого, вход 3 множителя, регистр 4 множителя блок 5 элементов И, сумматор 6, блок .7 эле- !5 ментов И, регистр 8 результата, тактовый вход 9, выходы 10 и 11 старшей и младшей частей результата, Устройство работает следующим образом. 20
Перед началом операции умножения с входа. 1 в регистр 2 записывается обратный код множимого (Х„ . ) . С входа 3 в регистр 4 записывается обратный код множителя (У . ) . Ес- 25 ли у > О, то элементы И 7 заперты (T 5„. =О) . Ha выходах элементов И 5 формируется конъюкция Пп = Х . g
Уpgq где У osр) — содержимое млад шего значащего разряда регистра 4. З0
Поэтому, если У, = 1, то в сумматор 6 поступает код Х . Если
У =- О, в сумматор поступает ноль.
По затухании переходных процессов в элементах И 5 и сумматоре 6, на вход 9 подается тактовый сигнал .
По заднему фронту этого сигнала величина П „ записывается в регистр
8 с сдвигом, происходит сдвиг множителя в регистре 4.
Младший разряд Пд с выхода сумматоров записывается в старший значащий разряд 4. В триггере Т „ ус82 танавливается следующий разряд множителя У„ „,1, На этом первый цикл умножения заканчивается.
Во втором цикле сформированное
1 значение — П из регистра 8 посту2 о пает на вход сумматора 6. Одновременно из элементов И 5 на вход ñумматора 6 поступает конъюкция П, .
В результате в сумматоре сформируется сумма
2П + П„1
По затухании переходных процессов на вход 9 подается второй тактовый сигнал, по которому сумма Я 1 записывается в регистр 8 со сдвигом, множитель в регистре 4 сдвигается еще на один разряд, младший разряд регистра 8 записывается в.старший значащий разряд регистра 4. На этом второй цикл умножения заканчйвается.
Аналогичным образом выполняется еще и -2 -цикле. После выполнения последнего цикла на выход 10 поступают старшие разряды,а на выход 11 младшие разряды произведения в обратном коде.
Если У а О, то запираются элементы И 5, и величины П формируются на выходах элементов И 7. Устройство работает аналогично рассмотренному случаю с той лишь разницей, что
П„ = инвеРсия (Х ) 3 Уощ, и т д
Следует отметить, что при сдвиге в регистре 4 сдвигаются все разряды, кроме знакового.
Регистр 8 и сумматор 6 имеют дополнительный знаковый разряд, так как сумма частичных произведений формируется в модифицированном коде.
l 180882
Составитель А.Клюев
Техред М.Гергель Корректор M.Ìàêñèìèøèíeö
Редактор Г.Волкова
Заказ 5926/47 Тираж 709 Подписное
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д. ч/S — — — — — --О- — — — — —-Филиал fftlif "Патент", г. Ужгород, ул. Проектная, 4
