Устройство для вычисления логарифма

 

УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ ЛОГАРИФМА по авт.св. № 1156067, отличающееся тем, что, с целью расширения функциональных возможностей устройства за счет дополнительной возможности вычисления натурального логарифма, в него ввецен блок хранения константы, вход которого соединен с выходом второго элемента И блока управления, выходы блока хранения константы соединены с информационными входами накапливающего сумматора. С ч О9 tsd 00

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (sl)4 G 06 F 7/556

ОПИСАНИЕ ИЗОБРЕТ

Н ABTOPCHGMV СВИДЕТЕЛЬСТВУ

gnZ (Риа. 1

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЪ|ТИЙ (61) 1156067 (21) 3712457/24 — 24 (22) 09.01.84 (46) 15.09.85. Вюл. У 34 (72) Н.С. Анишин, Л.Ф. Мелехин и А.А. Селецкий (71) Кубанский государственный университет и Краснодарский политехнический институт (53) 681.325(088.8) (56) Авторское свидетельство СССР й"= 1156067, кл. С 06 F 7/556, 1983.

„„80„„1179а28 А (54) (57) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ

ЛОГАРИФМА по авт.св. - 1156067, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей устройства за счет дополнительной возможности вычисления натурального логарифма, в него ввецен блок хранения константы, вход которого соединен с выходом второго элемента И блока управления, выходы блока хранения константы соединены с информационными входами накапливающего сумматора.

1179328

Устройство для вычисления логарифма (фиг. 1) содержит первый и второй сумматоры-вычитатели 1 и 2, первый, второй и третий регистры

3-5 сдвига, блок управления 6, 30 блок сравнения 7, элемент НЕ 8, блок хранения константы 9, накапливающий сумматор 10, первый и второй шифраторы 11 и 12, группу . элементов И 13, причем первый 14 выход блока управления 6 связан со входами сдвига вправо всех регистров 3-5 сдвига, второй выход 15 блока управления 6 соединен с входом синхронизации обоих сумматоров-вы- 40 читателей 1 и 2, третий вьмод 16 блока управления 6 соединен с входом синхронизации накапливающего сумматора 10, первый 17 и второй 18 входы блока управления 6 соединены со 45 вторым 19 выходом блока сравнения 7 и с выходом 20 старшего разряда первого регистра сдвига 3 соответственно. Первый выход 21 блока сравнения 7 связан со входами 22 режима 50 работы (сложение или вычитание) обоих сумматоров-вычитателей 1 и 2, а также со входом элемента НЕ 8 и с разрешающим входом 23 второго шифратора 12. Четвертый вьмод 24 55 блока управления 6 связан со входом

25 сдвига влево первого регистра сдвига 3.

Изобретение относится к вычислительной технике, предназначено для вычисления логарифма чисел, представленньм параллельным двоичным кодом, может быть использовано, например, в технологических (специальных) электронных расчетных машинах, предназначенных для нормирования и выбора режимов резания металлообрабатывающих станков, и яв1О ляется усовершенствованием известного устройства по авт.св.К -1156067.

Цель изобретения является расширение функциональных возможностей устройства за счет дополнительной возможности вычисления натурального логарифма.

На фиг. 1 представлена блок-схема устройства для вычисления логарифма; на фиг. 2-6 — принципиальные схемы соответственно первого шифратора, блока константы, второго шифратора, блока управления и блока сравнения.

Вход блока хранения константы 9 связан с четвертым выходом 24 блока управления 6. Выход элемента НЕ 8 соединен с разрешающим входом 26 первого шифратора 11. Выходы блока константы 9, первого 11 и второго

12 шифраторов поразрядно объединены логически (логическое монтажное ИЛИ) и поданы на вход накапливающего сумматора 10, работающего в дополнительном коде. Синхронизация его работы осуществляется по входу 27, связанному с третьим выходом 16 блока управления 6.

Входом устройства является вход

28 первого регистра 3 сдвига, куда заносится целое двоичное число

Кроме того, входы 29 и 30 блока сравнения 7 связаны с выходами второго 2 и первого 1 сумматоров— вычитателей. Выходы 31 и 32 первого и второго регистров сдвига 3 и 4 связаны со входами 33 и 34 сложения одноименных сумматоров-вычитателей

1 и 2. Выход 35 первого регистра сдвига 3 соединен со входом 36 нанесения второго сумматора-вычитателя через группу элементов И 13, вход управления которой связан с пятым выходом 37 блока управления 6.

Первый 11 (фиг. 2) и второй 12 (фиг. 4) шифраторы содержат по одному двухвходовому элементу И 38 на каждый разряд. В первом шифраторе

11, кроме того, есть по одному двухвходовому элементу ИЛИ 39 на каждый разряд (кроме младшего), выход которого связан со входом элемента И 38, а входы которого образованы разрядным входом группы элементов И и вьмодом элементов И 38 предыдущего, более младшего разряда.

При этом выходы трех старших разрядов (старшая часть логарифма) продублированы от выхода одного элемента И (для первого) и от нулевой шины (для второго шифратора) .

Блок 9 (фиг. 3) представляет собой кондуктивный многополюсник с одним входом и несколькими (разрядными) выходами, причем разряды целой части логарифма, а также второй, пятый, шестой, седьмой и девятый (после запятой) разряды дробной части соединены со входом блока 9, а остальные — с уровнем "0".

Блок управления 6 (фиг. 5) содержит генератор 40 тактовых импуль1179328 сов, трехвходовой элемент И 41, первый, второй, третий и четвертый двухвходовые элементы И 38, элемент

НЕ 8, первый и второй 88 -триггеры

42, вычитающий счетчик 43 с дешифратором 44 нулевого состояния, первый, второй, третий и четвертый элементы задержки 45, причем выход генератора

40 связан со входом элемента И 4 1, выход которого через второй элемент

И 38 связан с четвертым выходом

24 блока управления 6. Первый вход

17 этого же блока связан со входом элемента И 41, а второй вход 18— с 5 -входом первого G -триггера

42. Входы первого элемента И 38 соединены с выходом элемента И 41 и прямым выходом первого триггера

42 соответственно. Выход первого элемента И 38 соединен со входом вычитающего счетчика 43, со входами четвертого элемента задержки 45 и со входами третьего и четвертого элементов И 38, выходы которых связаны с выходами 37 и 14 блока управления 6 соответственно. Выход четвер ого элемента задержки 45 связан с 8 -входом второго триггера

42, прямой и инверсный выходы которого связаны со входом четвертого и третьего элементов И 38 соответственно. Выход четвертого элемента

И 38 связан с первым 14, а через первый элемент задержки — со вторым

15 и, наконец, через первый и второй элементы задержки — с третьим 16 выходами блока управления. Инверсный выход первого триггера 42 связан со входом второго элемента И 38, а выходы вычитающего счетчика 43— со входом дешифратора нуля 44. Его выход через третий элемент задержки 45 связан с К - входами первого и второго триггеров 42, а через элемент НЕ 8 - еще и со входом элемента И 41.

Блок сравнения 7 (фиг. 6) содержит (на каждый разряд) первый и второй трехвходовые элементы И 46 с двумя запрещающими входами, трехвходовой элемент ИЛИ 47, выход которого поступает на вход такого же элемента, но соседнего, более младшего, разряда, а входы связаны с выходами обоих элементов И 46.

Вход 29 (по каждому разряду) поступает на прямой вход первого и на запрещающий вход второго элемен+ та И 46, а вход 30 (по каждому разряду) связан с запрещающим входом первого и с прямым входом второго элемента И 46. Вторые запрещающие

5 входы обеих элементов И 46 соединены с выходом элемента ИЛИ 47 соседнего, более старшего, разряда. Выходы первых элементов И 46 всех разрядов логически объединены (монтажное ИЛИ) и связаны с первым выходом 21, а выходы вторых элементов И 46 (всех разрядов) также логически объединены и связаны со вторым выходом 19 блока сравнения 7.

15 Число разрядов регистров сдвига должно быть больше восьми и равно предельной разрядности rl входного числа . Pазрядность сумматоров-вычи тателей —,и+1) . Число разрядов накап20 ливающего сумматора 10 должно быть равным или больше и (< g

Величина задержки элементов задержки

45 больше длительности импульса, но меньше полупериода следования

25. импульсов от генератора 40.

Работа устройства характеризуется следующими итерационными алгоритмами и математическими соотношениями:

+ 1 при )(.,-Y >О

31 (° 5i(n(X -Ч <1 1 при Х,"Yj аО стоп, если У-, =Ч.

)- j=t ,)>1Ч)1 2

-5 1 = Ч1-1+ ;., х,, где j = 1, 2,..., (и -1) — номер итерации; и — число разрядов аргумен. тов Х и Ч (предельное), Х„=Х, 1

4б После выполнения итераций голучается число q g,,qz ". (»s Ь-1) в минус-двоичной системе, равное (х-q)/(х+ц). При Ц = 2, -1 (tt 8)

45 оно примерно равко (— -l) l(— +1, Далее Ь К = Btt 2"- КВп P+Rti(P /2 j > где К вЂ” наибольшее целое число, такое, что 2 7 2 К

И

tt

Заметим, что 1 = Я /2, т.е. норми50 рованная мантисса числа Е (Е ,n- к

= Ч 2 ) лежит в диапазоне

0,5 Ча 1.

И, наконец, Зпl(2 при

0,5c pc 1.

55 Если в итерационном алгоритме Х положить равным 7, то можно будет вычислять величину — (— >

1 4

2 2"

1179328 входящую удвоенной в качестве третьего слагаемого величины Fn R.

Устройство работает следующим образом.

В исходном состоянии перед началом очередного вычисления Oq Е во второй регистр сдвига 4 и в первый сумматор-вычитатель 1 заносится число, состоящее из единиц во всех разрядах. В третий регистр сдвига

5, выполняющий роль программатора, заносится единица в самый старший разряд, а в накапливающий сумматор

10 — константа,n Z, равная, например, для и =11 величине 111, 101000000, а в вычитающий счетчик

43 блока управления 6 должна быть занесена константа и, например девять. Триггеры 42 должны быть сброшены, Число К поступает через вход 28 на первый регистр сдвига 3. Под управлением блока 6 (генератор 40 посылает тактовые импульсы сдвига через элементы И 41.и 38, через выход 24 на вход сдвига 25) производится сдвиг его содержимого влево до тех пор, пока в старшем разряде (выход 20) не появится "1", которая поступает через вход 18 блока управления Hà 5 -вход первого триггера

42 и устанавливает его в "1". Сигнал с инверсного выхода триггера 42 закрывает второй элемент И 38, прекращая поступление импульсов сдвига на вход 25 первого регистра .сдвига 3. При каждом сдвиге влево на один разряд содержимого первого регистра 3 (К ) с выхода 24 посылается сигнал еще и о вычитании из содержимого накапливающего сумматора 10 константы Еп2 задаваемую с помощью блока 9. Это вычитание выполняется столько раз, сколько нулей было в старшей части регистра 3. После всех сдвигов содержимое накапливающего сумматора

10 равно ьп 2" "

Сигналом к началу основных вычислений, т.е. вычисления логарифма нормализованной мантиссы числа Е служит переброс первого триггера

42 в состояние "1" (появление "1" в старшем разряде регистра 3) .

После этого первый же импульс, поступивший от генератора 40 через открытые первый и третий элементы

И 38, поступает на выход 37, а от— туда — на вход управления группы элементов И 13 и заносит содержимое первого регистра сдвига 3 (там находится R ) во второй сумматор5 вычитатель 2 (через выход 35 и вход 36) . Этот же импульс в блоке управления 6, пройдя через четвертый элемент задержки 45, поступает

10 на б -вход второго триггера 42, устанавливая его до конца итераций в "1". Тем самым закрывается третий и открывается четвертый элемент

И 38. Вычитающий счетчик 43 переходит B состояние (П-1).

Теперь второй и последующий тактовые импульсы, поступающие от генератора 40, направляются на первый 14, а через цепочку, составлен- ную из первого и второго элементов задержки 45, на второй. 15 и третий

16 выходы блока управления F. Они и создают на каждом такте(итерации) следующие последовательные во време25 ни д истви выход 14 — сдвиг содержимых всех трех регистров сдвига вправо на один разряд; выход 15 — подсуммирование (вычитание для одного из сумматоров) содержимого первого и второго регистров сдвига. 3 и 4 к одноименному сумматору-вычитателю 1 и 2 (через выходы 31 и 32, входы 33 и 34), в зависимости от знака разности

35 (что больше) новых содержимых обоих сумматоров-вычитателей 1 и 2, поступающих на входы 30 и 29 блока сравнения 7, на его первом выходе

21 появляется сигнал "1" или "0", 40 который переключает один сумматорвычитатель в режим сложения, а другой — в режим вычитания для последующей итерации, выход 16 — подсуммирование к

45 содержимому накапливающего сумматора 10 константы +2.2 1 (синхросигнал через вход 27).

Для этого используются первый

11 и второй 12 шифраторы, управляемые сигналом с первого выхода 21 (,) блока сравнения 7, поступающим через элемент НЕ 8 на вход 23 второго к на прямую — на вход 26 первого шифраторов. В блоке 7 осуществляется следующий процесс сравнения.

Сравнение начинается со старшего разряда и проводится в каждом

1179328 разряде с помощью элементов И 46 и элементов ИЛИ 47. При этом, если в каком-то разряде первое число (вход 29) больше второго (вход 30), то сравнение в остальных, более младших разрядах, не производится, а сигнал об этом передается на первый выход 21, а если числа равны, то сигнал (в виде напряжения низкого уровня) подается через второй выход 19 на вход 17 блока управления 6. Этот сигнал, запирая элемент

И 41, прекращает выдачу импульсов от генератора 40 досрочно.

В общем же случае количество итераций задается вычитающим счетчиком

43 и дешифратором нулевого состояния 44, на выходе которого после (И-1)-й итерации возникает сигнал о конце вычисления, который через элемент НЕ 8 отключает (с помощью элемента И 41) генератор 40, с участием третьего элемента задержки 45 сбрасывает триггеры 42 в исходное, нулевое, состояние.

Формирование констант в каждом такте происходит под управлением содержимого третьего регистра сдвига 5 (там содержится число с одной единицей, при сдвиге задающей позицию единиц в константан) первого шифратора 11 (константа — 2.2"" ) с помощью двухвходовых элементов

И 38 и ИЛИ 39 (для каждого разряда).

5 Появление "1" в каком-то одном разря де, задаваемом третьим регистром

5, вызывает автоматическое повторение ее на выходах всех более старших разрядов первого шифратора 11.

1О Это вызвано необходимостью представления отрицательных констант в дополнительном коде.

Для второго шифратора 12 характерна передача кода с третьего 5

11 регистра сдвига на вход накапливающего сумматора 10 в момент появления единичного сигнала на входе раз. решения.

После выполнения (и-1) итераций (иногда и раньше) начальное содержимое канапливающего сумматора 10, и-к равное Ь 2 уменьшается на

/2(V — 1) /(Ч+1)/ и становится раве к, Технико-экономическая эффектив-. ность от использования изобретения заключается в том, что благодаря введению блока константы и дополнительных связей, устройство, вычисЗО ляющее двоичный логарифм, дополнительно сможет вычислять и,натувальный логарифм.

1179328

1179328

Заказ 5б7б/50

Тираж 710 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Состагитель А.Шуляпов

Редактор С.Тимохина Техред Т.Фанта Корректор А.Тяско