Устройство сравнения частот и фаз

 

1. УСТРОЙСТВО СРАВНЕНИЯ ЧАСТОТ И ФАЗ, содержащее два частотно-фазовых дискриминатора, линию задержки, вход которой является входом опорного сигнала, а первый выход линии задержки соединен с первым входом первого частотно-фазового дискриминатора, второй вход которого является входом измеряемого v сигнала, и элемент ИЛИ, входы которого соединены соответственно с прямым выходом первого частотно-фазового дискриминатора и инверсным выходом второго частотно-фазового дискриминатора , причем прямые выходы частотно-фазовых дискриминаторов и элемента ИЛИ являются выходами .устройства, отличающееся тем, что, с целью повышения точности измерения в фазовом режиме путем регулировки порога дискриминации при одновременном расширении диапазона измерения в фазовом режиме до 12F, линия задержки выполнена многоотводной , причем ее второй выход соединен с первым входом второго частотно-фазового дискриминатора, второй вход которого является входом измеряемого сигнала. 2. Устройство по п. 1, отлис S чающееся тем, что каждый частотно-фазовый дискриминатор содержит два D-триггера и RS-триггер, выходы которого являются выходами частотно-фазового дискриминатора, а 5 и R-входы соединены соответст венно с прямьми выходами первого и второго D-триггеров, причем инверсные выходы каждого D-триггера соедиVI нены с D-входом противоположного . D-триггера, а входы синхронизации каждого D-триггера соединены с IRVI входом противоположного D-триггера и являются входами частотно-фазового; дискриминатора.

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН (19) (1)) (5) 24

ОПИСАНИЕ ИЗОБРЕТ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

flO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3634337/24-09 (22) 03.08.83 (46) .07. 08.85. Бюл. И- 29 (72) И.В. Колосов, И.П. Корнилов и А.В. Колосов (53) 621.373 (088.8) (56) Авторское свидетельство СССР по заявке У 3596612, кл. Н 03 D 13/00, 26.05.83.

Авторское свидетельство СССР

В 450309, кл. Н 03 D 13/00, 25.06.75. (54)(57) 1. УСТРОЙСТВО СРАВНЕНИЯ

ЧАСТОТ И ФАЗ, содержащее два частотно-фазовых дискриминатора, линию задержки, вход которой является входом опорного сигнала, а первый выход линии задержки соединен с первым входом первого частотно-фазового дискриминатора, второй вход которого является входом измеряемого сигнала, и элемент ИЛИ, входы которого соединены соответственно с прямым выходом первого частотно-фазового дискриминатора и инверсным выходом второго частотно-фазового дискриминатора, причем прямые выходы частотно-фазовых дискриминаторов и элемента ИЛИ являются выходами,устройства, о т л и ч а ю щ е е с я тем, что, с целью повышения точности измерения в фазовом режиме путем регулировки порога дискриминации при одновременном расширении диапазона измерения в фазовом режиме до 2Г(, линия задержки выполнена многоотводной, причем ее второй выход соединен с первым входом второго частотно-фазового дискриминатора, второй вход которого является входом измеряемого сигнала.

2. Устройство но и. 1, о т л и— ч а ю щ е е с я тем, что каждый частотно-фазовый дискриминатор со. держит два Э-триггера и Ю-триггер, выходы которого являются выходами частотно-фазового дискриминатора, а S- и к-входы соединены соответственно с прямыми выходами первого и второго Р-триггеров, причем инверсные выходы каждого 3 -триггера соединены с Р-входом противоположного . D-триггера, а входы синхронизации каждого I}-триггера соединены с Rвходом противоположного.3 -Tpmirepa и являются входами частотно-фазового дискриминатора.

1171971

Изобретение относится к радиотех- нике и может использоваться в системах фазовой автоподстройки частоты (ФАПЧ).

Цель изобретения — повышение точ- 5 ности измерения в фазовом режиме путем регулировки порога дискриминации при одновременном расширении диапазона измерения в фазовом режиме до <2)l. 10

На фиг. 1 приведена структурная электрическая схема предложенного устройства; на фиг. 2 — 4 — временные диаграммы, поясняющие его работу. t5

Устройство сравнения частот и фаз содержит многоотводную линию 1 задержки, элемент ИЛИ 2, первый и второй частотно-фазовые дискриминаторы 3 и 4, каждый из которых со- 20 держит два D-триггера 5 и 6 и RSтриггер 7.

Устройство работает следующим образом.

В качестве многоотводной линии 1 25 задержки может использоваться регистр сдвига, тактируемый более высокой частотой, чем частота опорного сигнала Р, либо кольцевой регистр сдвига с коэффициентом деле-,30 ния N но при этом на синхровход такого регистра нужно подавать частоту в И раз выше, или может быть использована аналоговая многоотводная линия задержки. Частота Fä в виде

35 коротких импульсов поступает на вход многоотводной линии 1 задержки (фиг. 2 ), а частота измеряемого сигнала F, также в виде коротких импульсов, поступает на счетные входы 40

D-триггеров (фиг. 28).

Рассмотрим работу устройства сравнения частот на примере с многоотводной линией 1 задержки без деления частоты Р, при этом режим сравнения частоты F происходит от-.

1 носительно частоты F в средней о тоаке многоотводной линии задержки.

Если частота F ) Р„, то на выходе первого D-триггера 5 частот50 но-фазового дискриминатора 3 появляются широтно-модулированные импульсы (фиг. 2e), длительность которых пропорциональна разности фаз двух частот на первом и втором входах частотно-фазового дискриминатора 3. При этом на прямом выходе второго D-триггера 6 частотно-фазового дискриминатора 3 присутствует постоянное напряжение логического "0", причем RS-триггер 7 этого частотнофазового дискриминатора переключается в состояние логической "1" г . (фиг. 22), в котором находится все вГемя, пока F, 7 F„ . На выходе элемента ИЛИ 2 также присутствует постоянное напряжение логической "1" (фиг. 2ä), означающей отсутствие сос- тояния равенства входных частот. На прямом выходе второго частотно-фазового дискриминатора 4 так же, как и на выходе первого частотно-Фазавого дискриминатора 3 фиксируется постоянное напряжение логической

"1" (фиг. 2е), означающей положительный знак частотной расстройки между частотами F и F

При Ро < Р„(фиг. Зо, б) широтно модулированные импульсы появляются на прямом входе вторых D-триггеров

6 в частотно-фазовых дискриминаторах 3 и 4 (фиг. 36 z), а на прямых выходах первых D-триггеров 5 фиксируются постоянные уровни логического "0", при этом RS-триггеры 7 (фиг. 3 д, e) устанавливаются в состояние логического "0", означающего отрицательный знак частотной расстройки, при этом на выходе элемента HJIH 2 присутствует постоянное напряжение логической "1" (фиг. Зк), поскольку второй вход элемента ИЛИ 2 подключен к инверсному выходу второго частотно-фазового дискриминатора 4.

Работа устройства в случае равенства частот на входах. При этом вторые входы первого и второго частотно-фазовых дискриминаторов 3 и 4 в зависимости от величины диапазона измерения равенства частот могут быть подключены к соответствующим выходам первой и второй половин мноотводнай линии 1 задержки, максимальный сдвиг по фазе в которой может достигать Ы „„ = -360 относительно середины многоотводной линии 1 задержки.

Например, диапазон измерения установлен ia9 относительно середины о многоотводной линии 1 задержки путем подключения вторых входов частотно-фазовых дискриминаторов к соответствующим выходам многоотводной линии 1 задержки, тогда, если частота Р„ опережает частоту в сред1171

10 з ней точке многоотводной линии 1 задержки на величину большчю чем

I (I д, то RS-триггеры / и элемент ИЛИ 2 устанавливаются в состояние, аналогучное случаю F 7 F„

Если частота F отстает по фазе от частоты в средней точке многоотводной линии 1 задержки на величину

1 большую чем ь, то RS-триггеры 7 и элемент ИЛИ 2 устанавливаются в состояние, аналогичное случаю

"о "F„°

И, наконец, когда разность фаз лЧ между частотой F (ôèã. 4c() и частотой в средней точке линии задержки (фиг. 46) попадает в зону

-д9 (йЧ(+dY RS-триггер 7 в частотно-фазовом дискриминаторе 4 устанавливается в состояние логической "1". (фиг. 4&), à RS-триггер 7 в частотно-фазовом дискриминаторе 3 — в состояние логического "0" (фиг. 4ъ), при этом на выходе элемента ИЛИ 2 устанавливается напряжение логического "0" (фиг. 43), означающее нали971 чие .состояния равенства частот с установленной точностью.

Пропадание одной из частот на входе "-квивллентно случаям F F о при пропадании Р и случаю Р (Г о при пропадании частоты F при которых на выходе элемента ИЛИ 2 присутствует напряжение логической

11 II

1, означающей отсутствие состояния равенства частот, что обе спечивает точный контроль реального соотношения частот .

Далее при л У = + 360 + Е предлагаемое устройство позволяет устойчиво контролировать режим синхронизации при использовании его в кольце ФАПЧ в случае /(-манипуляции.

Поскольку -360о(д <360, то на выходе элемента ИЛИ 2 присутствует пос. тоянный уровень логического "0" и, кроме того, информация о знаке рассогласования частот и фаз.может быть использована для быстрой подстройки частоты и фазы в кольце ФАПЧ.

117 1 1971 1н

Фиг. Р

1171971

Составитель И. Граблин

Техред M.Êóçüìà

Корректор Е. Сирохман

Редактор О. 1Орковецкая

Заказ 4915/50 Тираж 872

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж"35, Раушская наб., д.4/5

Подписное

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4