Двунаправленный преобразователь табличных кодов
ДВУНАПРАВЛЕННЫЙ ПРЕОБРАЗОВАТЕЛЬ ТАБЛИЧНЫХ КОДОВ,- содержащий первьй. и -второй дешифраторы, группу элементов ИЛИ, обратимьй сумматор по модулю два и блок памяти, входы которого соединены с выходами соответствующих элементов ИЛИ группы первые и вторые входы которых соеди-, нены с соответствующими выходами первого и второго дешифраторов, которых соединены соответствен- - но с первой и второй группами входов-выходов двунаправленного преобразователя , выхода блока памяти, соединены с входами обратимого сумматора по модулю два, отличающийс я тем,что, с целью упрощения преобразователя , в нем первьй и второй входвыход i-ro разряда обратимого сумматора по модулю два (i 1+п) /где п число разрядов преобразуемого кода) соединены соответственно с i-м и (n-i)-M входами-выходами первой и второй групп входов-выходов двуна (Л правленного преобразователя соответственно .
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИН
4(5ц Н 03 M 7/00
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
Н ABTOPCHOMY СВИДЕТЕЛЬСТВУ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3664937/24-24 (22) 21. 11. 83 (46) 23.06 ° 85. Бюл. У 23 (72) Г.Б. Евгенев, В.Г. Елисеев, В.Г. Смирнов, Н.И. Огороднев, E.Þ. Меркулов и А.А. Ухабин (53) 681.325(088.8) (56) Патент США У 3461432, кл. 340-172.5, опублик. 1966, Авторское свидетельство СССР
Ф 896615, кл. С 06 Р 5/02, 1982. (54) (57) ДВУНАПРАВЛЕННЫЙ ПРЕОБРАЗОВАТЕЛЬ ТАБЛИЧНЫХ КОДОВ,- содержащий первый.и второй дешифраторы, группу элементов ИЛИ, обратимый сумматор по модулю два и блок памяти, входы которого соединены с выходами соответствующих элементов ИЛИ группы
„„SU„„11 3480 первые и вторые входы которых соединены с соответствующими выходами первого и второго дешифраторов, входы которых соединены соответственно с первой и второй группами входов-выходов двунаправленного преобразователя, выхода блока памяти, соеди. иены с входами обратимого сумматора по модулю два, о т л и ч а ю щ и йс я тем,что, с целью упрощения преобразователя, в нем первый и второй входвыход i-ro разряда обратимого сумматора по модулю два (i = 1+и) (где и— число разрядов преобразуемого кода) соединены соответственно с i-м и (и-i)-м входами-выходами первой и второй групп входов-выходов двунаправленного преобразователя соответственно.
1 1163
Изобретение относится к цифровой вычислительной технике и может быть использовано при построении преобразователей алфавитно-цифровых годов в диалоговых системах подготовки и редактирования управляющих программ для станков с числовым программным управлением.
Цель изобретения †. упрощение преобразователя. 10
На чертеже изображена блок-схема предлагаемого преобразователя табличных кодов.
Преобразователь содержит первый и второй дешифраторы 1 и 2, первую 15 и вторую группы входов-выходов
3 и 4, группу элементов ИЛИ 5, блок 6 памяти, обратимый сумматор 7 по модулю два, содержащий п одноразрядных обратимых сумматоров 8. 20
Предлагаемый преобразователь работает следующим образом..
Рассмотрим работу предлагаемого устройства при преобразовании двоичного восьмиразрядного кода ДКОИ в восьмиразрядный код 1$0 (семь информационных разрядов и восьмой контрольный разряд четности), используемый в системах ЧПУ станками модели Н22 и НЗЗ. 30
Для выделения группы кодов символов УП используется сводная таблица кодов ДКОИ-1SO для ЧПУ модели Н33-1М, в каждой строке которой записаны выделенные номера группы символов и 3g двоичные коды смещения для выделенных номеров групп символов.
Смещение представляет собой восьмиразрядное двоичное число на выходах блока 6 памяти, подаваемое на обрати-10 мый сумматор 7.
Коды символов УП для станков с УЧПУ модели Н33-1М представлены в таблице.
Например, для символа "M" управля- ющей программы номер группы кода равен 5, при дешифрации символа"этой группы появляется сигнал логической единицы на пятом полюсе выходов пер- 50 вого 1 или второго 2 дешифраторов.
Двоичный код смещения для символов этой группы равен 10011001 и при дешифрации символа "М" код
10011001 подается с выходов блока 6 памяти на соответствующие входы обратимого сумматора 7.
480 2
Преобразование кодов символов УП в предлагаемом устройстве производит,ся путем поразрядного суммирования по модулю два двоичных кодов смещения, поступающих с выходов блока 6 памяти, на обратимый сумматор 7 с двоичными кодами, подаваемыми на первую А1-А8 или вторую В1-В8 группы входов-выходов обратимого сумматора 7, соединенные с первой 3 и второй 4 группами входов-выходов двунаправленного преобразователя.
Рассмотрим прохождение сигналов через предлагаемое устройство на примере преобразования символа "К" управляющей программы.
Предположим код символа "К" в
ДКОИ поступает на вторую группу входов-выходов преобразователя.
При этом на выходе дешифратора 2 появляется сигнал логической единицы, поступающий на пятый элемент
ИЛИ группы 5 (при этом на всех остальных выходах сигнал логического нуля). Сигнал логической единицы с выхода пятого элемента ИЛИ группы 5 поступает на соответствующий вход блока 6 памяти. На выходах последнего появляется двоичный код
10011001, соответствующий величине кода смещения группы символа "К".
Двоичный код смещения 10011001 поступает на входь| обратимого сумматора 7 и поразрядно .суммируется по модулю два с двоичным кодом 01001011 на второй группе В1 — B8 входов-выходов обратимого сумматора 7 по мо дулю два, и после окончания переход- ного процесса на первой. группе входов-выходов обратимого сумматора 7 получается код символа "К" в коде
1S0 11010010, равный двоичному коду на линиях В1 — В8, суммированным по модулю два с двоичным кодом смещения. Полученный код, поступая на вход дешифратора 1, преобразуется в логическую единицу, которая поступает на второй вход пятого элемента
ИЛИ группы 5, как и логическая единица с выхода второго дешифратора 2, что не изменяет состояние элементов
ИЛИ группы 5.
Аналогично осуществляется преобразование других символов из кода
ДКОИ в код 1SO.
При необходимости преобразования символов из кода 1$0 в код ДКОИ информация подается на первую группу
1163480
1 1 0 0 1 О О 1 ! 0 0 1 0 0 1 1 00 0 00 00 О
Г О ! 0 О 0 ! 0 г 0 0 0 ! 0 0 00 00 0
С 1 1 О 0 О 1 0 1 1 1 0 0 О 1 1 00 0 00 00 1
1 1.0 О О 1 1 0 1 1 О О 0 1 t 1 1 00 0 00 О! 0 2
2 О 1 О 0 1 1
О О 1 1 1 1 00 О 00 01.0 2
0 1 0 t
4 О 0 1 О 1 1 О 1 О О 1 О 1 1 1 I 00 0 00 0! 0 2
7 1 1 1 О 1 1 0 1 1 1 1 О 1 1 1 1 00 О 00 Оt 0 2
8 0 О О 1 1 1 О 1 О О О 1 1 1 1 l 00 О 00 01 0 2
0 0 0 О О 1 1 О О 0 0 0 О 1 1 1 1 00 О 00 01 1 3 1 1 1 00 О 00 01 j 3
1 1 00 0 00 01 1 3
3 1 1 О О 1 1 0 0 1 1
О 0 1
5 1 0 1 О 1 О 0 1 О 0 1 б 0 1 0 1 -1 О О 0 1 1 0 1 1 1 00 О 00 О1 1 3
9 1 О О 1 1 1 О О 1 О О t 1 1 1 1 ОО О 00 О
1 1 3
1 1 4
Х 1 О О 0 1 0 1 О О t 1 О 1 1 О 10 О 10 1
K t t 0 t 0 0 t 0 0 t 0.0 1 0 -1 1 10 0 1 00 5
М 1 0 1 1 О О 1 0 О 0 1 0 1 О 1 1 10 0 t1 00 S
N 0 1 1 1 0 1 О 1 О 1 0 О 1 11 О 1 00 1 6
L О О 1 1 О О 0 1 1 О О 1 О 1 1 11 1 ! 00. 1 У
Л О О 1 О 0 1 1 О О О О ! ! 0 1 0 О 0 8 входов-выходов двунаправленного преобразователя. Например, при поступлении на нее кода символа "К" в коде 1$0 на выходе дешифратора 1 появляется сигнал логической единицы, который через пятый элемент
ИЛИ группы 5 поступает на соответствующий вход блока 6 памяти и на входах обратимого сумматора 7 появляется двоичный код смещения
10011001, который суммируется поразрядно по модулю два с двоичным
"кодом на первой группе входов-выходов преобразователя, обратимого сумматора 7, а на второй группе входов-выходов 4 преобразователя получается код символа "К" в ДКОИ.
Предлагаемое устройство осуществляет прямое и обратное преобразование кодов символов, при задании кода символа в коде 1SO на первой группе 3, на второй группе 4 появляется код соответствующего символа в ДКОИ, при задании кода символа в ДКОИ на второй группе 4, на первой группе 3 входов-выходов преобразователя образуется код соответст- вующего символа в коде 1SO.
10 В таблице кодов, составленной для 2АХ символов, применяемых в системах числового программного управления типа Н33-1М, выделены только 12 групп различных кодов символов что нагляд15 но показывает возможность значительного сокращения аппаратуры и уменьшения количества межблочных соединений при использовании предлагаемого устройства преобразования кодов.
1163480
Продолжение таблицы
Смещение блока памяти
1$0
Груп. па
4р 5
3р
3 А4
Вб
У 1 0 0 1 О 1 О О О О 1 О 1 1. 10. О О1 1 9
Х О О О 1 1 О 1 1 1 1 1 О 0 1 1 1 11 1 1! 1О О 1О
Е01011010100101111101110111
+ 1 О" !" О 1 О О О 1 1 О О 1 О 1 О 1 ОО 1 1 О 12
О 1 О О 1 0 1 1 0 1 1 О 00 О 00 01 О
Составитель N. Аршавский
Техред.M. Пароцай
Корректор И. Муска
Редактор Н. Яцола
Заказ 4114/56 Тираж 872
ВНИИПИ Государственного комитета СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб.; д. 4!5
Подписное
Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4
И:1
l й
