Аналоговое запоминающее устройство
АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО, содержащее сумматор и интеграторы, отличающееся тем, что, с целью повышения быстродействия и точности устройства, в него введены элементы перемножения и дифференцирующие элементы, вход первого дифференцирующего элемента является входом устройства и соединен с одним входом су «матора, выход которого является выходом устройства, выходы последовательно соединенных дифференцирующих элементов подключены к первым входам соответствующих элементов перемножения, вторые входы которых, кроме первого элемента перемножения , соединены с выходами соответствующих последовательно соеди- . ненных интеграторов, вход первого интегратора является управляющим входом устройства и соединен с вторым входом первого элемента перемножения , выходы элементом перемножения соединены с другими соответствующю«н входами сумматора.
СОЮЗ СОВЕТСКИХ
СОЦИАЛИСТИЧЕСКИХ
РЕСПУБЛИК
f )9) () 1}
4(5)) G 11 С 27/00
ОПИСАНИЕ ИЗОБРЕТЕНИЯ
Н ABTOPCHOMY СВИДЕТЕЛЬСТВЪ
ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР
ПО ДЕЛАМ ИЖЖРЕТЕКИЙ И OTHPbfTHÈ (21) 3468485/24-24 (22) 09.02.82 (46) 23.04.85. Бюл. 9 15 (72) В.К. Болинков, В.М. Мамро и Е.А. Палилов (53) 681.327.бб(088.8) (56) Бахтиаров Г.Д. и др. Аналогоцифровые преобраэователи. N., "Советское радио", 1980, с.124-127 °
Авторское свидетельство СССР
1)) 873279, кл. С 11 С 27/00, 1979. (54)(57) АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ
УСТРОЙСТВО, содержащее сумматор и интеграторы, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия и точности устройства, в него введены элементы перемножения и дифференцирующие элементы, вход первого дифференцирующего элемента является входом устройства и соединен с одним входом сумматора, выход которого является выходом устройства, выходы последовательно соединенных днфференцирующих элементов подключены к первым входам соответствующих элементов перемножения, вторые входы которых, кроме первого элемента перемножения, соединены с выходами соответствующих последовательно соединенных интеграторов, вход первого интегратора является управляющим входом устройства и соединен с вторым входом первого элемента перемножения, выходы элементом перемножения соединены с другими соответствующими входами сумматора. дном состоянии, котоРое где А — весовые коэффициенты; вует режиму выборки напря- m — число дифференцирующих управляющем входе устройст- элементов 2 в устройстве.
ыходах интеграторов 2 под- gp Можно показать, что выходное нася равным нулю. При этом на- пряжение устройства О (С) путем
9Ьм на выходах элементов 3 пере- выбора значений весовых коэффициентакже Равно нулю, HGIIPHKB тов А может быть сделано равным
ыходе устройства отслеживает входному.напряжени устройства в мое иа входе Устройства В мо 25 мент запоминания t . Действительно ь 1 ерехода устройства иэ Режи основываясь на разложении непрерыви в режим хранения на управ- ной функции S(t) и ее производных од устройства подается в ряд Тейлора и полагая, что все арастающее напряжение, т.е. высшие производные входного сигнала, е, пропорциональное вели- 30 начиная с (m+1)-й равны нулю, можно
С„). Тогда на выходе пер- эаписать
I (ц1 (ц1
М „(t-4,)S (ф) h„(< <,)S (< )iA о1 В (< )с,я 5 " (e }, 4т(t-<О) s (М=
1 115204
Изобретение относится к вычислительной и информационно-измеритель— ной технике и может быть использовано для запоминания аналоговых сигналов, в частности в системах, содержащих аналого-цифровые преобразователи.
Цель изобретения — повышение быстродействия и точности аналогового запоминающего устройства.
На чертеже приведена функциональная схема устройства.
Устройство содержит дифференцирующие элементы 1, интеграторы 2, элементы 3 перемножения и сумматор 4.
Аналоговое запоминающее устройство работает следующим образом.
В исхо соответст жение на ва и на в держивает пряжение множения ние на в напряжени
;мент t u ма выборк ляющий вх линейно н напряжени чине (t—
Тогда, присваивая весовым коэффициентам А„ (для и = 0,1, ° ...m) значе-45 ния А „ (-1) †„, и суммируя в приве1 денных уравненйях левые и правые части, получим в левой части сумму, равную 11 „Ä(t), а в правой части— лишь одий член S(C ). Таким образом, SO выходное напряжение устройства
11ь,„() = S(t ). Заметим лишь, что равенство нулю производных, начиная с S1 (), является необязательным условием (достаточно, чтобы значения производных были конечными). В этом случае для заданного интервала времени (t — tь) за счет увеличения
1 2 вого интегратора 2 напряжение пропорционально (t -t, ), на выходе второго интегратора — пропорционально (t — t ), на выходе и-го интеграо и тора — пропорционально (t — t )
Если выходное напряжение устройства обозначить через S(t), то на выходе и-го дифференцирующего элемента 1 напряжение пропорционально и-й производной S wt) входного сигнала. (в1
Тогда, на выходе сумматора 4 и выходе устройства напряжение равно
I числа ш можно добиться, чтобы точность поддержания равенства toss>x(t)=
=S(to) была не хуже наперед заданной. Например, для обеспечения погрешности запоминания, равной 2Х, при m = 2 время хранения (t — t,) должно быть не менее 15,: периода верхней частоты входного сигнала, в то время,как при m = 4 время хранения может быть увеличено до 40Х периода.
В предложенном устройстве для за-, поминания выборочного значения аналогового сигнала используются лишь линейные операции над входным сиг1152041
Составитель Н. Дикарев
Редактор В. Данко Техред Л.Коцюбняк Корректор М.Максимишинец
А.
Заказ 2333/41 Тираж 584 Подписное
ВНИИПИ Государственного комитета СССР,по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д. 4/5
Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4 налом и в отличие от известных устройств отсутствуют коммутации сигнала и заряд с его помощью накопительного элемента. Поэтому время выборки в предложенном устройстве
4 может быть уменьшено по сравнению с известными устройствами и в то же время могут быть исключены составляющие погрешности, обусловленные коммутацией сигнала на конденсаторе.
