Устройство для формирования адресов регистровой памяти

 

УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ АДРЕСОВ РЕГИСТРОВОЙ ПАМЯТИ, содержащее два адресных регистра, регистр общего назначения, шесть блоков элементов И, блок элементов ИЛИ и выходной регистр адреса, выход которого соединен с выходом устройства, первая группа входов, выходного регистра адреса соединена с выходом ;блока элементов ИЛИ, входы которого соединены роответственно с выходами .первого, второго и третьего блоков элементов И, управляющие входы которых соединены с одноименными входами первой группы кодовых входов устройства , группы информационных входов первого, второго и третьего блоKoiB элементов Исоединены соответственйо с выходами первого и второго адресных регистров и регистра об щего назиачения, входы которых соединены соответственно с выходами четвертого, пятого и шестого ;блоков , элементов И, управляющие входы которых соединены с первым, вторым и третьим .входами второй группы кодовых входов устройства, группы информационных входов четвертого, пятого и шестого блоков элементов И соединены с группой, информационных входов устройства, отличающееся тем, что, с целью расширения функциональных возможностей устройства за счет реализации возможности выработки адресовпроизвольного количества регистров памяти, в него введены регистр базы, седьмой и восьмой блоки элементов Ии элемент ИЛИ, при этом выход седьмого блока эле§ ментов. И соединен с второй группой, входов выходного регистра адреса, (Л управляющий вход сёдьмбго блока элементов И .соединен с выходом элемента ида, входы которого соединены с первой группой кодовых входов устройства , группа входов седьмого блока элементов И соединена с группой . выходов регистра базы, группа входов которого соединена с группой выходов восьмого блока элементов, управляющий вход которого соединен с четвертым входом второй группы кодовых входов устройства, группа входов восьмого блока элементов. И соединена -с группой информационных входов устройства.

COOS СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

3lSD 0 0 6 F 9/3б

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

flO ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

И АВТОРСНОМЪ СВИДЕТЕЛЬСТВ( (21) 3378954/24-24 (22) 14.01;82 (46) 07,12.84. Бюл. Р 45 (72) A.В,Игошин и Н.Г.Кощеев (53) 681.325 (088.8). (56) 1.Хилбурн Дж. и Джулич П. Микро-ЭВМ и микропроцессоры. M., "Мир", 1979, с. 238, 248, 288, 381, 412.

2. Процессор: ЭВМ С 1020. Под ред. A.È.Ëàðèoíoâà. М., "Статистика", 1975, с. 36-42 (прототип). (54)(57) УСТРОЙСТВО ДЛЯ ФОРМИРОВАНИЯ

АДРЕСОВ РЕГИСТРОВОЙ ПАМЯТИ, содержащее два адресных регистра, регистр общего назначения, шесть блоков эле- .меитоВ И, бЛок элементов ИЛИ и выходной: регистр адреса, выход которого соединен с выходом устройства, первая группа входов выходного регистра адреса соединена с выходом .блока элементов ИЛИ, входы которого соединены соответственно с выходами . первого, второго и третьего блоков элементов И, управляющие входы которых соединены с одноименными входами первой группы кодовых входов устройства, группы информационных входов первого, второго и третьего бло-. ков элементов И соединены соответственно с выходами первого и второго адресных регистров и регистра об щего назначения, входы которых соединены соответственно с выходами

„.,SU„„1128253 А четвертого, пятого и шестого .блоков, элементов Й, управляющие входй которых соединены с первым, вторым и третьим входами второй группы кодовых входов устройства, группы информационных входов четвертого, пятого и шестого блоков элементов И соединены с группой информационных входов устройства, о т л и ч а-ю щ е ес я тем, что, с целью расширения функциональных возможностей устройства за счет реализации возможности выработки адресов произвольного количества регистров памяти, в него введены регистр базы, седьмой и восьмой блоки. элементов Й:и элемент ИЛИ, при этом выход. седьмого блока эле- а

Ментов И соедйнен с второй группой. Е входов выходного регистра адреса, управляющий вход седьмого блока эле- 1ф/ ментов И .соединен с выходом элемен- ( та ИЛИ, входы которого соединены с первой труппой кодовых входов устройства, группа входов седьмого бло- 8 ка элементов И соединена с группой . выходов регистра базы, группа входов которого соединена с группой выходов восьмого блока элементов, управляющий вход которого соединен с четвертым входом второй группы кодовых входов устройства, группа входов восьмого блока элементов И соединена"с группой информационных входов устройства.

1128253

Изобретение относится к области вычислительной -техники и может быть использовано в вычислительных ма-шинах и системах.

Известно устройство формирования адресов, имеющее узел выбора регист- 5 ров сверхоперативной памяти и микро-, программно-.управляемый коммутатор мультиплексор ) (1j.

Недостатком данного устройства является реализация обращения к or- )О раниченному количеству регистров общего назначения.

Наиболее близким к предлагаемому по технической сущности является устройство формирования адресов элект- 15 ронно-вычислительной машины ЕС-1020, содержащее два адресных регистра, регистр общего пользования, шесть блоков элементов И, блок элементов ИЛИ, выходной регистр адРеса, вы-20 ход которого соединен с выходом устройства, а вход по младшим разрядам — с выходом блока. элементов ИЛИ, входы которого соединены соответственно с выходами четвертого, пятого и шестого блоков элементов И, первые входы которых соединены с вторым входом микрооперационных сигналов управления, а вторые входы — соот-. . ветственно с выходами двух адресных регистров и регистра общего назначения, входы которых соединены с выходагли первого, второго и третьего блоков элементов И, первые входы которых соединены с первым входом микрооперационных сигналов управления, а вторые входы — с информационным входом устройства 23.

Недостатком известного устройства является реализация обращения к ограниченному количеству регистров об- 40 щего назначения.

Целью изобретения является расширение функциональных возможностей устройства за счет реализации возможности выработки адресов произволь- 45 ного количества регистров памяти.

Поставленная цель достигается тем., что в устройство для формирования адресов регистровой памяти, содержащее два адресных регистра, регистр общего назначения, шесть блоков элементов И, блок элементов ИЛИ и выходной регистр адреса, выход которого соединен с выходом устройства, первая группа входов выходного регистра адреса соединена с выходом блока элементов ИЛИ, входы которого соединены соответственно с выходами первого, второго и третьего блоков элементов И, управляющие входы которых соединены с одноименными вхо- 60 дами первой группы кодовых входов устройства, группы информационных входов первого, второго и третьего блоков элементов И соединены соответственно с выходами первого и второго адресных регистров и регистра общего назначения, входы которых соединены соответственно с выходами четвертого, пятого и шестого блоков элементов Й, управляющие входы которых соединены с первым, вторым"и третьим входами второй группы кодовых входов устройства, группы информационных входов четвертого, пятого и шестбго блоков элементов И соединены с группой информационных входов устройства, введены регистр базы, седьмой и восьмой блоки элементов И и элемент ИЛИ, при этом выход седьмого блока элементов И соединен с второй группой входов выходного регистра .адреса, управляющий вход седьмого блока элементов И соединен с выходом элемента ИЛИ, входы которого соединены с первой группой кодовых входов устройства, группа входов седьмого блока элементов И соединена с группой выходов регистра базы, группа входов которого соединена с группой выходов восьмого блока элементов И, управляющий вход которого соединен с четвертым входом второй группы кодовых входов устройства, группа входов восьмого блока элементов И соединена с группой информационных входов устройства.

На чертеже представлена структУРная схема предлагаемого устройства.

Устройство содержит регистр 1 базы, адресные регистры 2 и 3, регистр 4 общего назначения, блоки элементов И 5-8, группу кодовых входов 9 устройства, группу информационных входов 10 устройства, блоки элементов И 11-13, блок элементов ИЛИ 14, группу входов 15 выходного регистра 16 адреса, группу кодовых входов 17 устройства, блок элементов И 18, элемент ИЛИ 19, группу входов 20 выходного регистра адреса 16,, выход 21 устройства.

Устройство работает. следующим образом.

Информация о базовом и относительных адресах tномерах) регистров памяти поступает на входы 10 и записывается в регистр 1 базы, адресные регистры 2 и 3 и регистр 4 через блоки элементов И 5-8 под управлением микрооперационных сигналов — с входов 9 устройства. Необходимый номер регистра памяти, выбираемый по микропрограмме, с одного из регистров 2-4 через блоки элементов И 11-13 и блок элементов ИЛИ 14. поступает на вход 15 младших разрядов выходного регистра 16 адреса и записывается в него под управлением сигналов с входов 17. Одновременно базовый адрес с выхода регистра 1 через блок элементов Й 18 под управлением сигнала, формируемо1128253

Составитель М.Кудряшев

Редактор A.Ãðàòèëëo Техред С. Мигунова Корректор М.Максимишинец

Заказ 9063/37 Тираж 698 Подписное

ВНИИХИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Х-35, Раушская наб., д. 4/5, Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4 го элементом ИЛИ 19 из микрооперационных сигналов с входов 17, посту.— пает на входы 20 выходного регистра 16 адреса. Далее сйормированный исполнительный адрес регистра памяти с выхода регистра 16 адреса поступает на выходы 21 устройства и работа устройства осущестВляется известным образом.

Применение предлагаемого изобретения позволяет расширить Функциональные возможности устройства.