Дешифратор интервально-временных сигналов

 

1. ДЕ1ПИФРАТОР ИНТЕРВАЛЬНбВРЁМЕННЫХ СИГНАЛОВ, содержащий линию задержки, вход которой соединен с входом дешифратора, и блок обработки, вход которого соединен с выходом линии задержки, а выходы подключены к выходам дешифратора, отличающийс я тем, что, с целью расширения функциональных возможностей, в него введены блок синхронизации, постоянное запоминающее устройство и шины настройки, причем тактовьй выход блока синхронизации соединен с тактовыми входами блока обработки и линии задержки, выход управления блока синхронизации соединен с входами управления постоянного запоминающего устройства и блока обработки , выход адресов блока синхронизации подкл101ен к адресному входу постоянного запоминающего устройства и адресному входу блока обработки , шины настройки соединены с входам установки порога блока обработки, а вьтходы постоянного запоминающего устройства - с входаьш кодов интервалов блока обработки . 2. Дешифратор по п.1, о т л ичающийся тем, что блок обработки содержит п -групп, каж-дая из которых состоит из соединенных последовательно сумматора модификации адреса, оперативного запоминающего устройства и сумматора, а также счетчик адресов, выход которого соединен с первыми входами всех сумматоров модификации адреса , вторые входы которых подключены к соответствуюшзнм входам кодов интервалов блока обработки, входы установки порога которого соединены с вторыми входами соответствующих сумматоров, третьи входы которых подключены к входу блока обработки , а .первые выходы - к соответствующим выходам блока обработки,при этом второй выход сумматора i-й группы, кроме последней, соединен с вторым входом оперативного запоминающего устройства

СОЮЗ СОВЕТСКИХ

COUWII

РЕСПУБЛИК

З1Я Н 03 К 13/258 с, 1

Р

1 с

Р ".:

ОПИСАНИЕ ИЗОБРЕТЕНИЙ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПЬ ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ (21) 3566822/18-21 (22) 17.03.83 (46) 23.10.84. Бюл. У 39 (72) С.А. Тырков (53) 621.325.3 (088,8) (56) 1. Глобус И.А. Двоичное кодирование в асинхронных системах. И., "Связь", 1972, с. 75, рис. 15.

12. Глобус И.А. Двоичное кодирование в асинхронных системах.

И., "Связь", 1972, с. 18, рис. 56. (54)(57) 1. ДЕ1ПИФРАТОР ИНТЕРВАЛЬНОВРЕИЕННЫХ СИГНАЛОВ, содержащий линию задержки, вход которой соеди- нен с входом дешифратора, и блок обработки, вход которого соединен с выходом линии задержки, а выходы подключены к выходам дешифратора, отличающийся тем, что, с целью расширения функциональных воэможностей, в него введены блок синхронизации, постоянное запоминающее устройство и шины настройки, причем тактовый выход блока синхронизации соединен с тактовыми входами блока обработки и линии задержки, выход управления блока синхронизации соединен с входами управлении постоянного запоминающего устройства и блока обработки, выход адресов блока синхронизации подключен к адресному входу постоянного запоминающего устройства и адресному входу блока обработки, шины настройки соединены с входами установки порога блока

„„SU„„1120485 A обработки, а выходы постоянного запоминающего устройства — с входами кодов интервалов блока обработки.

2. Дешифратор по п.1, о т л ич ающийс я тем, что блок обработки содержит п -групп, каж-. дая из которых состоит из соединечных последовательно сумматора модификации адреса, оперативного запоминающего устройства и сумматора, а также счетчик адресов, выход которого соединен с первыми входами всех сумматоров модификации адреса вторые входы которых-подклю9

О чены к соответствующим входам кодов Q интервалов блока обработки, входы установки порога которого соединены с вторыми входами соответствующих сумматоров, третьи входы которых подключены к входу блока обраС ботки, а .первые выходы — к соответствующим выходам блока обработки,при этом второй выход сумматора i-й группы, кроме последней, соединен с вторым входом оперативного запоминающего устройства (i+1)-й группы, кроме первой, второй вход оперативного запоминающего устройства которой соединен с входом блока обработки, кроме того, третьи входы всех оперативных запоминающих, устройств соединены с вхбдом управления блока обработки, а четвер- ф тые входы — с адресным входом блока обработки, тактовый вход которого подключен к входу счетчика .адресов.

1120485

Изобретение относится к импульсной, технике и может бьггь использовано при декодировании интервальновременных кодов в системах передачи данных.

Известен дешифратор интервальновременных сигналов, состоящий иэ линии задержки, тактового генератора и блока обработки, входы которого подключены к выходам линии задержки, а выход соединен с выходом устройства 1).

Недостатком дешифратора являются ограниченйые функциональные воэможности.

Наиболее близким к изобретению по технической сущности является дешифратор интервально-временных сигналов, содержащий линию задержки и блоки обработки, входы которых соединены с соответствующими выходами линии задержки, а выходы подключены к выходам дешифратора, вход линии задержки подключен к входу дешифратора (2 3.

Недостатком известного дешифратора являются ограниченные функциональные воэможности, обусловленные отсутствием возможности перенастройки устройства на другой ансамбль сигналов.

Цель изобретения — расширение функциональных возможностей.

Цель достигается тем, что в дешифратор интервально-временных сигналов, содержащий линию задержки, вход которой соединен с входом дешиф ратора и блок обработки, вход которого соединен с выходом линии задержки, а выходы подключены к выходам дешифратора, введены блок синхронизации, постоянное запоминающее устройство и шины настройки, причем тактовый выход блока синхронизации соединен с тактовыми входами блока обработки и линии задержки, выход управления блока синхронизации соединен с входами управления постоянного запоминающего устройства и блока обработки, выход адресов блока синхронизации подключен к адресному входу постоянного запоминающего устройства и адресному входу блока обработки, шины настройки соединены с входами установки порога блока обработки, а выходы постоянного запоминающего устройства — с входами кодов интервалов блока обработкИ.

2

Кроме того, блок обработки содержит групп, каждая из которых состоит иэ последовательно соединенньи сумматора модификации адреса, оперативного запоминающего устройства и сумматора, а также счетчик адресов, вьиод которого соединен с первыми входами всех сумматоров модификации адреса, вторые входы которых подключены к соответствующим входам кодов интервалов блока обработки, входы установки порога которого соединены с вторыми входами соответствующих сумматоров, третьи входы которых подключены к входу блока обработки, а первые выходы — к соответствующим выходам блока обработки, при этом второй выход сумматора -ой группы, кроме последней, соединен с вторым входом оперативного запоминающего устройства (1+1)-й группы, кроме первой, второй вход оперативного запоминающего устройства которой соединен с входом блока обработки, кроме того, третьи входы всех оперативных запоминающих устройств соединены с входом управления блока обработки, а четвертые входы — с адресным входом блока обработки, тактовый вход которого подключен к входу счетчика адресов.

На чертеже приведена функциональная схема предлагаемого дешифратора.

Дешифратор интервально-временного сигнала состоит из цифровой линии 1 задержки, блока 2 синхронизации, постоянного запоминающего устройства (ПЗУ) З,входа 4 видеоимпульсов, шин 5.1-5. настройки, и выходов 6.1-6.п блока 7 обработки, причем блок 7 обработки состоит иэ и групп,,каждая из которых содержит сумматор 8.1-8. сумматор

9,1-9.п модификации адреса, оперативное запоминающее устройство (ОЗУ) 1О.1-1О.п, а также счетчик 11 адресов.

Вход линии 1 задержки соединен с входом дешифратора, а вьиод — с вхбдом блока 7 обработки. выходы которого подключены к выходам дешифратора, тактовый вход блока 2 синхронизации сбединен с тактовыми входаии блока 7 и линии 1 задержки, выход управления блока 2 соединен с входами управления ПЗУ 3 и блока 7

1120485

3 обработки, выход адресов блока 2 подключен к адресному входу ПЗУ 3 и адресному входу блока 7, шины

5. t-5.п настройки соединены с входами установки порога блока 7,а 5 выходы ПЗУ 3, - с входами кодов интервалов блока 7, 1-й сумматор 9 модификации адреса последовательно соединен с 1-ым ОЗУ 10 и -ым сумматором 8, выход счетчика 11 адресов соединен с первыми входами сумматоров 9 модификации адреса, вторые входы которых подключены соответственно к входам кодов интервалов блока 7, входы установки порога которого соединены с вторыми входами соответствующих .сумматоров 8, третьи входы которых подключены к входу блока 7, а первые выходы — к соответствующим выходам блока 7, второй выход i --ro сумматора 8, кроме последнего, соединен с вФорым входом

ОЗУ 10.1.-10. п,кроме первого, второй выход которого соединен с входом блока 7, третьи входы всех ОЗУ 10 соединены соответственно с входами управления блока 7, тактовый вход которого подключен к входу счетчика

11 адресов. ФС1

P — ожидаемая вероятность появления импульса номер i+1 в момент вреt0 мени t+ti> " — кодовый интервал между и i+1 импульсами сигнала; — число импульсов в сиг15 нале.

Если Р„+ О k/3, где k - порог

t дешифратора, то Считается, что в момент времени t отдекодировался интервально-временной сигнал.

Производится отсчет времени.

Дешифратор оперирует не дробным значениями вероятностей Р, а с целыми числами математических ожи25 (2)

В зависимости от числа импульсов в сигнале 6 на шины 5 назо стройки номер и-0 устанавливается порог дешифрации в дополнительномкоде1= 2 -k, где r-разf рядность сумматоров 8, на все предыдущие шины 5 устанавливаются нули, признак дешифрации сигнала

35 снимается с соответствующего выхода 6.

Дешифратор работает следующим образом.

В начальный момент все 03У 10

40 обнулены, а счетчик 11 адресов находится в произвольном состоянии. Блок

2 синхронизации вьпает с выхода управления нулем сигнал считывания, который поступает на управляющий

45 вход ПЗУ 3 кодов интервалов, выходы

ПЗУ 3 закрываются и на первые входы всех сумматоров 9 модификации адреса поступают нули. Таким образом, в младшие разряды первых (адресных) входов ОЗУ 10 транслируется текущий адрес t с выходов счетчика 11. С адресных выходов блок 2 синхронизации выдает номер сигнала в ансамбле, который поступает на четвертые входы

55 (старшие разряды адресов) ОЗУ 1О, тем самым обеспечивается запись информации о видеоимпульсах сигналов в

) непересекающиеся области ОЗУ 10.На

Расширение функциональных возможностей .дешифратора заключается в том, что настройка дешифратора на новый ансамбль интервально-временных сигналов достигается установкой нового порога дешифратора по шинам настройки, смене постоянного запоминающего устройства, и не меняет структуру блока обработки и его связи. Сокращение числа отводов от линии задержки достигается тем, что данная структура дешифратора ориентирована на то, что дешифрация сигнала в блоке обработки производится последующиму алгоритмуе

В каждый момент времени t вычисляется ожидаемая вероятность появления видеоимпульса номер +1 в момент времени t + Ф„. по рекурентной формуле

e+t; e t / Ф

Р Р, +u (;=12, C-1), Р„=О (1)

1+1 1

+ где Р; - ожидаемая вероятность появления видеоимпульса номер i в момент времени t

О, если вндеоимпульса в момент времени нет;

1/8 если видеоимпульс . в момент времени t присутствует;

1120485

В третий вход (управление считыванием/записью).ОЗУ 10 также поступает нулем сигнал считывания с блока 2 синхронизации, таким образом с выходов ОЗУ 10 по текущему адресу t 5 считывается значение матиматического ожидания ш+,которое устанавливуется на первых входах сумматоров 8.1-8. > . Ha третьи входы (переносов) сумматоров 8 подается с выхода линии задержки признак наличия видеоимпульса u„, t

f О, если нет видеоимпульса, (1, если есть видеоимт1ульс.

Вторые входы сумматоров 8.1-8. 1 15 соединены с шинами 5 установки порога дешифрации. Так как на все шины 5 с номерами 1 Ф (-1 подается

"0", то на первых выходах сумматоров

8 с номерами i Ф В -1 устанавливается 20 значение математического ожидания

t+ c. п1 = m + + U1 а на сумматоре 8 с номерами 1 = 1 — 1,сумма

ЗР 1= Р-1, 2 "

1 1

Таким образом, если в = м „+ U больше порога k, то на первом выходе (переноса) сумматора 8 с номером -1 появится перенос и на шине 5 номер

6-1 установится признак дешифрации ЗО кодирующей последовательности.

Следующим тактом блок 2 синхроьизации выдает на управляющий выход сигнал записи уровнем единицы. Сигнал записи поступает на управляющий вход ПЗУ 3 и открывает выходы, коды интервалов В;, характеризующие сигнал, параллельно поступают на вторые входы сумматоров 9 модификации адреса и на их выходах. образуется совокупность новых адресов

Т„ = .t + ;. По этим адресам сигналом записи происходит запись математического ожидания в ОЗУ 10 номер +1 с первых выходов сумматора 8 номер

Второй вход (данных).первого ОЗУ .

10 соединен непосредственно с выходом линии 1 задержки, так как согласно выражениям (1) и (2)

1+ i

"=rn +U =U

2 1 1 1

После записи информации в ОЗУ цикл дешифрации одного сигнала заканчивается.

Следующим тактом блок 2 синхрони- зации на выходах адресов устанавливает номер следующего сигнала. Номер сигнала поступает на адресный вход

ПЗУ 3, тем самым выбирается набор кодов интервалов, характеризующий этот сигнал. Номер сигнала также поступает на старшие разряды адресных входов ОЗУ 10„ тем самым переключая рабочую область ОЗУ. Затем циклы считывания и записи повторяются до тех пор, пока не исчерпывается весь ансамбль. После этого блок 2 синхронизации выдает на тактовый выход синхроимпульс и производится отсчет времени счетчиком 11 адресов.

Введение ПЗУ, блока обработки указанной структуры, позволяющей производить перенастройку дешифратора на другой ансамбль сигналов простой сменой ПЗУ, дает возможность путем последовательной обработки декодировать ансамбль интервально-временных сигналов с помощью одного блока обработки.

ВНИКНИ Заказ УУ59/44 Тираж 861 Подиисиое филиал ППП "Патеит", г ° Ужгород, ул.Проектная,4