Асинхронный регистр сдвига

 

АСИНХРОННЫЙ РЕГИСТР СДВИГА, содержащий ячейки .памяти, каждая из которьпс состоит из четырех элементов И-НЕ,причем первые входы первого и .второго элементов И-НЕ первой ячейки памяти являются информационными входами регистра,а первые входы ее третьего и четвертого элементов И-НЕ управляющим входом регистра, выход третьего элемента И-НЕ каждой ячейки памяти соединен со вторыми входами ее первого и второго элементов. И-НЕ, выходы которых соединены перекрестными связями с их третьими входами , выходы первого и второго элементов . И-НЕ последней ячейки памяти являются информационными выходами регистра, а выход ее четвертого элемента И-НЕ - управляющим выходом регистра, первые входы первогои второго элементов И-НЕ Н-й ячейки памяти соединены с выходами первого и второго элементов И-НЕ

,Л0„„1119082

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИН

g g G 11 С 19/00 описания изоьгкткния j"-, Н ABT0PCHQMV СВИДЕТЕЛЬСТВУ а ° !

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3422539/24 (22) 15.04.82 (46) 15.10.84. Бюл.У 38 (72) Б.С.Цирлин (71) Институт социально-экономических проблем АН СССР (53) 681.327.66(088.8) (56) !. Авторское свидетельство СССР

В 374663, кл. G 11 С 19/00, !973.

2. Авторское свидетельство СССР

Ô 728161, кл. G 11 С 19/00, 1980 (прототип). (54 ) (57) АСИНХРОННЫЙ РЕГИСТР СДВИГА, содержащий ячейки, памяти, каждая из которых состоит из четырех элементов

И-НЕ,причем первые входы первого и . второго элементов И-НЕ первой ячейки памяти являются информационными входами регистра,а первые входы ее третьего и четвертого элементов И-НЕ— управляющим входом регистра, выход третьего элемента И-НЕ каждой ячейки памяти соединен со вторыми входами ее первого и второго элементов.

И-НЕ, выходы которых соединены перекрестными связями с их третьими входами, выходы первого и второго элементов.И-НЕ последней ячейки памяти являются информационными выходами регистра, а выход ее четвертого элемента И-HE — управляющим выходом регистра, первые входы первого и второго элементов И-HE i-й ячейки памяти соединены с выходами первого и второго элементов И-НЕ (i-1)-й ячейки памяти, где 1

1-й ячейки памяти — с выходом четвертого элемента И-НЕ (j-1)-й ячейки памяти, о.т л и ч а ю шийся тем,что,с целью. упрощения асинхронного регистра сдвига,в нем каждая ячейка памяти содержит пятый и шестой элементы И-НЕ, причем входы пятого элемента И-НЕ каждой ячейки памяти соединены с выходами ее первого и второго элементов И-НЕ, à его выход — со вторым и первым входами соответственно четвертого и шес- того элемейтов И-НЕ, выход шестого элемента И-НЕ 1-й ячейки памяти соединен со вторым входом третьего элемента И-НЕ данной ячейки памяти и вторым входом шестого элемента И-НЕ (1-1)-й ячейки памяти, второй вход шестого элемента И-НЕ

i-й ячейки памяти соединены с третьим входом четвертого элемента И-НЕ (j -1)-й ячейки памяти и выходом шестого элемента И-НЕ (i-й1 ячейки памяти, третий вход четвертого элемента И-. НЕ 1-й ячейки памяти сое дийен со вторым входом шестого элемента И-НЕ (!+I)- и ячейки памяти и выходом шестого элемента И-НЕ (1 +2).-Ф. ячейки памяти, причем выходы шес-:того элемента И-НЕ первой и второй ячеек памяти являются дополнительными управляющими выходами регистра, а третий и второй входы соответственно четвертого и шестого элементов И-НЕ последней ячейки памяти являются дополнительными управляющими входами регистра.

1119082

50

Изобретение относится к автоматике и вычислительной технике.

Известен асинхронный регистр сдвига, содержащий ячейки памяти, каждая из которых выполнена по схеме трехстабильного триггера на трех элементах И-НЕ, причем два выхода трехстабильного триггера каждой ячейки соединены с двумя входами трехстабильного триггера следующей ячейки, а третий выход — с третьим

I входом трехстабильного триггера предыдущей ячейки $1 3.

Достоверность функционирования регистра обеспечивается только при определенном соотношении задержек его элементов, что снижает надежность регистра и является его недостатком.

Наиболее близким техническим решением к данному является асинхронный регистр, содержащий ячейки памяти, каждая из которых состоит из четырех элементов И-НЕ, первый, второй и третий из которых образуют трехстабильный триггер, причем первые входы первого и второго эле25 ментов И-НЕ первой ячейки памяти являются информационными входами ре гистра, а (первые входы третье го и четвертого элементов И вЂ” HE — управляющим входом регистра, выходы перво-З0 го и второго элементов И-НЕ последней ячейки памяти являются информационными выходами регистра, а выход четвертого элемента

И-НŠ— управляющим выходом ре- 35 гистра, первые входы первого и второго элементов И-НЕ 1-й ячейки памяти, где l (1(и, рязрядность регистра, соединены с выходами первого и второго эле- 10 ментов И-НЕ (i-1)-й ячейки памяти, а первый вход третьего и четвертого элементов И-HE i-й ячейки памяти — с выходом четвертого элемента

И-НЕ (i-1)-й ячейки памяти, выход третьего элемента И-НЕ каждбй ячейки памяти соединен со вторым входом ее..четвертого элемента И-НЕ, два входа первого и второго элементов

И-НЕ i-й ячейки и третий вход ее четвертого элемента И-НЕ соединены соответственно с выходами первого, второго и четвертого элементов И-НЕ (1 +1)-й ячейки памяти, а четвертый и пятый входы четВертого элемента

И-НЕ i-й ячейки памяти — с выходами первого и второго элементов И-НЕ (4 +2) — и ячейки памяти (2).

Достоинством регистра является егс высокая надежность, обеспечиваемая достоверным функционированием при любых величинах задержек его элементов, а недостатком — избыточность оборудования.

Цель изобретения — упрощение регистра.

С этой целью в асинхронном регистре сдвига, содержащем ячейки памяти

t„ 1 каждая из которых состоит из четырех элементов И-НЕ, причем первые входы первого и второго. элементов И-HE первой ячейки памяти являются информационными входами регистра, а первые входы ее третьего и четвертого элементов И-НŠ— управляющим входом регистра, выход третьего элемента И-НЕ каждой ячейки памяти соединен со вторыми входами ее первого и второго элементов И-НЕ, выходы которых соединены перекрестными связями с их третьими входами, выходы первого и второго элементов И-НЕ последней ячейки памяти являются информационными выходами регистра, а выход ее четвертого.элемента И вЂ” НЕ - управляющим выходом регистра, первые входы первого и второго элементов И-НЕ 1-й ячейки памяти (где 1(i(n, h — разрядность регистра) соединены с выходами первого и второго элементов

И-НЕ (i-1)-й ячейки памяти, а первые входы третьего и четвертого элементов И-НЕ -й ячейки памяти с выходом четвертого элемента И-НЕ(1 -1)-й ячейки памяти, каждая ячейка памяти содержит пятый и шестой элементы

И-НЕ, причем входы пятого элемента

И-HE казкцой ячейки памяти соединены с выходами ее первого и второго элементов И-НЕ, à его выход — с< вторым и первым входами соответственно четвертого и шестого элементов И-HE выход шестого элемента И-НЕ i-й ячейки памяти соединен со вторым входом третьего элемента

И-НЕ данной ячейки памяти и вторым входом шестого элемента И-НЕ (i-l)-й ячейки памяти, второй вход шестого элемента И-НЕ i-й ячейки памяти соединен с третьим входом четвертого элемента И-НЕ (1-1) -й ячейки памяти и выходом шестого элемента И-HE (3 +1)-й ячейки памяти, третий вход четвертого элемента И-HE 1-й ячейки памяти соединен со вторым входом шестого элемента И-НЕ (i+I)-й ячейки па3 I I I 9O мяти и выходом шестого элемента И- IE (t + 2)-й ячейки памяти, причем выходы шестого элемента И-НЕ первой и второй ячеек памяти являются дополнительными управляющими выходами

5 регистра, а третий и второй входы соответственно четвертого и шестого элементов И-HE последней ячейки явФ ляются дополнительными управляющими входами регистра. ! о

На фиг.l приведена схема предложенного регистра; на фиг.2 — временная диаграмма его работы.

Асинхронный регистр сдвига содер !5 жит ячейки памяти 1, каждая из которых имеет первый 2, второй 3, третий. 4, четвертый 5, пятый 6 и шестой 7 элементы И-НЕ. Первые входы элементов 2,3 являются информационными входами 8 9 ячейки 1, а выходы этих элементов — ее информационными выходами 10,11. Первые входы элементов 4,5 являются управляющим входом 12 ячейки I, выход элемента

5 — ее управляющим выходом 13. Выход элемента 4 соединен со вторыми входами элементов 2,3, выходы которых соединены с третьими входами друг друга и входами элемента 6, 30 выход которого соединен со вторым входом элемента 5 и первым входом элемента 7, выход которого является дополнительным управляющим выходом

14 ячейки 1. Второй вход элемента 7 и третий вход элемента 5 являются 35 дополнительными управляющими вхо-! дами 15 и 16 соответственно .ячейки 1.

Входы 8,9,12 1-й ячейки 1 соединены соответственно с выходами 10,11,13 (i — 1)-й ячейки 1, а входы 15 и 16 40

i-й ячейки 1 — с выходами 14 (i+1)-й и (1+2)-й ячеек !. Информационные 8,9 и управляющий 12 входы первой ячейки

1 регистра являются .его информационными 17,18 и управляющим 19 входа- 45 ми соответственно, а информационные

10,11 и управляющий 13 выходы его последней ячейки — его информационными 20,21 и управляющим 22 выходами соответственно. дополнительные уп 5 равляющие выходы 14 первой и второй ячеек 1 регистра являются его дополни.тельными управляющими выходами 23 и

24 соответственно, а дополнительные управляющие входы !5 и 16 соответст- 55 венно последней ячейки — его дополнительными управляющими входами 25 и 26.

82 4

Асинхронный регистр работает следующим образом.

При напичии значения "1" на всех входах ячейки 1, последняя может находиться в одном из следующих трех устойчивых состояний (значения на выходах элементов 2 — 7) "1lOIOl" — информация в ячейке стерта, "101010" и "011010" — в ячейке записана информация, причем если для четных ячеек одно из этих двух состояний соответствует единице, а второе— нулю, то для нечетных — наоборот, Запись информации с i-ю ячейку 1 начийается в результате поступлени с выхода элемента 5 !i †)-й ячейки 1 через ее выход 13 и вход 12 i -й ячейки 1 на вход элемента 4 последней значения "0tt, из-за чего на выходе этоtt u го элемента появляется значение 1

После этого на выходе одного из .эле- ментов 2 или 3 1-й ячейки 1 установится значение 0, затем на выходе элемента 6 — значение "1"и наконец, на выходе ее элемента 7 — значение

0". Таким образом 1-я ячейка 1 перейдет из состояния "110101" в состояние "101110" или "011110".

После этого в результате подачи значения "0" с выхода элемента 7

i-й ячейки 1 через ее выход !4 на вход 15(I — 1)-й ячейки 1 . в последней происходит стирание информации. Нрй этом сначала устанавливается значение "I на выходе элемента 7 (j — 1)-Й ячейки I затем — значение .

"0" на выходе ее элемента 4, далее на выходах обоих элементов 2,3 этой, ячейки установится значение после чего на выходе ее элемента 6— значение "0" и, наконец, на выходе ее элемента 5 — значение "l". Последнее через выход 13 (i — 1)-й ячейки 1 и вход 12 l -й ячейки 1, поступив на вход элемента 5 последней, вызовет появление на его выходе значения "0", если при этом на выходе

l4 (1+ 2)-й ячейки l имеется значе-. ние "1". Таким образом, i-я ячейка окажется в состоянии "1010 10" или

"OlIOlO" и сможет передать информацию в (1+1)-ю ячейку l.

Состояние "ll" входов !7, 18 регистра соответствует отсутствию информации, состояния "01" и "10"— наличию нуля и единицы соответствен» но. Значение "0" на входе 19 регист-. ра разрешает прием информации с его входов 17,18.и должно устанавливать11 19082 ся не раньше чем установится состояние "01" или "10" последних. Значение "О" на выходе 23 регистра является "квитанцией о приеме им информации. По этой квитанции на входе 19 регистра может быть уста" новлено значение "1", а на входах

17,18 — состояние "11". Значение "1" на выходе 24 регистра разрешает установку значения "0" íà его входе

19, при условии, что на его входе 23

11 ii также имеется значение I

Состояние " 1 1 " выходов 2 0, 2 1 реги стр а соответствует отсутствию информации, состояния "0 1 " и " I O " — единице и нулю, в соответствии с номером последней ячейки ре гистр а, состояние "00 " на этих входах не возникает, Значение "О " н а выходе

2 2 регистра разрешает считывание информации с е го выходов 2 О, 2 1 и устанавлив ае тся после появления со стоя ния "O I " или " 1 О " этих выходов .

Значение "0" на входе 2 5 регистра я вляется квитанцией " о приеме информации с е го выходов . По этой квитанции" н а выходе 2 2 регистра ус т анавлив аетс я значение " 1 ", а н а выходах 20, 2 1 — состояние " 1 1 " . Значение " 1 " на входе 26 регистра разрешает установку з начения "0 н на е го выходе 2 2, при условии, что на е го и н входе 25 также имеется значение 1

Функционирование регистра пр прохождении через. него последовательности 101 представлено временной диаграммой фиг.2. В исходном состоянии (такт М О) информация во всех ячейках регистра стерта. Диаграмма построена, в предположении., что задержки всех элементов регистра равны . На входе 26 регистра, введенном в его состав для унифи- . кации- входного и выходного интер11 11 фейса, зафиксировано значение 1 разрешающее изменение значений на его выходе 22. Поэтому значения на входе 26 регистра в диаграмме. не приводятся

Из временной диаграммы видно, что быстродействие регистра (время между последовательными записями информации в регистр) составляет 26 если очередная запись происходит в

Ip такте У 23, то следующая может произойти не раньше, чем в такте

iV"- 49. П и этом минимальная длительность сигнала на входе 19 регистра (значение "0" на этом входе) составляет 5, соответственно интервал между сигналами на этом входе (т.е. значение "1" на нем) составляет 21 Ф .

Для сигнала на входе 25 регистра эти величины равны 6 i, и 20 Г соответственно.

Из функционирования асинхронного регистра следует, что в про" цессе записи и последующего стирания информации в каждой его ячейке

2 памяти все элементы переключаются последовательно. Это обеспечивает достоверное функционирование регистра при любых величинах задержек его элементов

Предложенное техническое решение упрощает асинхронный сдвиговый регисгр по сравнению с прототипом, так как реализация предложенного регистра требует более экономичных (двух и трехвходовых) элементов

И-НЕ, чем реализация прототипа, требующая использования пятивходовых элементов И-НЕ. Оценивая сложйость реализации суммарным числом входов элементов, составляющих одну ячейку, 4 получим соответствено 15 у предложенного регистра, против 18 у известного регистра, что подтверждает достижение поставленной цели изобретения.

1119082.Составитель А. Дерюгин

Техред С.Мигунова Корректор О.Тигор

Редактор А,Долинич

Филиал ППП "11атент", г.ужгород, ул.Проектная, 4

Заказ 7463/40 Тираж 574 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Е<-35, Раушская наб., д. 4/5