Устройство преобразования уровней напряжения

 

УСТРОЙСТВО ПРЕОБРАЗОВАНИЯ УРОВНЕЙ НАПРЯЖЕНИЯ, выполненное на МДП-транзистррах, содержащее первый транзистор с каналом -типа, сток которого подключен к стоку второго транзистора с каналом р-типа, затвор которого подключен к входу устройства , а исток - к шине первого источника положительного напряжения, третий транзистор с каналом п -типа, исток которого подключен к шине отрицательного источника напряжения, сток - к выходу устройства и стоку четвертого транзистора с каналом р-типа, исток которого подключен к шине второго источника положительного напряжения, исток пятого транзистора с каналом h-типа подключен к шине отрицательного источника напряжения, затвор шестого транзистора с каналом р-типа подключен к шине нулевого потенциала, сток к стоку седьмого транзистора с каналом -типа, затвор восьмого транзистора с каналом р-типа подключен к выходу устройства, сток к затвору четвертого транзистора, а исток - к шине второго источника положительного напряжения, от§ личающееся тем, что, с целью увеличения быстродействия, (Л затвор первого транзистора подключен к входу устройства, исток - к шине нулевого потенциала, сток - к стоку седьмого транзистора, затвор которого подключен к истоку второго транзистора, а исток - к стоку восьмого транзистора,затвор которого подключен к затвору пятого транзистора, с) сток которого подключен к истоку СО шестого транзистора и затвору третьего транзистора.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

А (19) (11) 3(51) Н 03 К 19/094

ОПИСАНИЕ ИЗОБРЕТЕНИЯ, К ABTOPCHOMY СВИДЕТЕЛЬСТВУ а

С:

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3548690/18-21 (22) 04.02.83 (46) 23.08.84. Бюл. М - 31 (72) В.И.Золотаревский и А.В.Лукашенко (53) 621 . 3 75. 083 (088.8) (56) 1. Авторское свидетельство СССР

Ф 558400, кл. Н 03 К 19/00, 1976.

2. Авторское свидетельство СССР

) 818015, кл. H 03 К 19/09, 1979 (прототип).

1 (54) (57) УСТРОЙСТВО ПРЕОБРАЗОВАНИЯ

УРОВНЕЙ НАПРЯЖЕНИЯ, выполненное на

ИДП-транзисторах, содержащее первый транзистор с каналом л -типа, сток которого подключен к стоку второго транзистора с каналом р --типа, затвор которого подключен к входу устройства, а исток — к шине первого источника положительного напряжения, третий транзистор с каналом г -типа, исток которого подключен к шине отрицательного источника напряжения, сток — к выходу устройства и стоку четвертого транзистора с каналом -типа, исток которого подключен к шине второго источника положительного напряжения, исток пятого транзистора с каналом и -типа подключен к шине отрицательного источника напряжения, затвор шестого транзистора с каналом р-типа подключен к шине нулевого потенциала, сток к стоку седьмого транзистора с каналом -типа, затвор восьмого транзистора с каналом р -типа подключен к выходу устройства, сток к затвору четвертого транзистора, а исток — к шине второго источника положительного напряжения, о т л и ч а ю щ е е с я тем, что, с целью увеличения быстродействия, затвор первого транзистора подключен к входу устройства, исток — к шине нулевого потенциала, сток — к стоку седьмого транзистора, затвор которого подключен к истоку второго транзистора, а исток — к стоку восьмого транзистора, затвор которого подключен к затвору пятого транзистора, сток которого подключен к истоку шестого транзистора и затвору третьего транзистора.

1109907

Изобретение относится к электронике и импульсной технике и предназначено для преобразования уровней напряженил.

Известно устройство преобразования уровней напряжения, выполненное на дополняющих МдП-транзисторах и содержащее входной транзистор, первый инвертор и триггер с несимметричными плечами (1 1. 10

Недостатком устройства является невозможность использования его для преобразования уровней ТТЛ ИС в управляющие напряжения МДП-схем на дополняющих транзисторах, питающихся от разнополярных источников напряжения, так как при логическом "О на входе устройства не обеспечивается режим закрывания и -канальных транзисторов, подключенных истоком к шине 20 источника отрицательного напряжения питания.

Наиболее близким по технической сущности к предложенному является устройство согласования ТТЛ схем с

МДП-интегральными схемами, выполненное на МДП-транзисторах, содержащее первый транзистор с каналом и -типа, сток которого подключен к стоку второго транзистора с каналом р -типа, затвор которого подключен к входу устройства, а исток — к шине первого источника положительного напряжения, третий транзистор с каналом п-типа,исток которого подключен к шине отрица- З5 тельного источника напряжения, сток— к выходy устройства и стоку четвертого транзистора с каналом р -типа, исток которого подключен к шине второго источника положительного напряжения, исток пятого транзистора с каналом

1 -типа подключен к шине отрицательного источника напряжения, затвор шестого транзистора с каналом р -типак шине нулевого потенциала, сток к стоку седьмого транзистора с каналом -типа, затвор восьмого транзистора с каналом р -типа подключен к выходу устройства, сток — к затвору четвертого транзистора, а исток к шине второго источника положительного напряжения, сток девятого транзистора подключен к затвору второго транзистора и истоку шестого транзистора, затвор третьего транзистора подключен к стоку первого транзистора и затвору седьмого транзистора, исток которого подключен к шине отрицательного источника напряжения, 1 с ток с едьмо го т ран э ис тора подключен к затворам первого и пятого тра — зисторов (2 1.

Недостатком известного устройства является низкое быстродействие, связ анное с ограничивающими ток пер— вым, третьим и пятым транзисторами.

Цель изобретения — увеличение быстродействия.

Поставленная цель достигается тем, что в устройстве преобразования уровней напряжения, выполненном на

1ЩП-транзисторах, содержащем первый транзистор с каналом п -типа, сток которого подключен к стоку второго транзистора с каналом р -типа, затвор которого подключен к входу устройства, а исток — к шине первого источника положительного напряжения, третий транзистор с каналом -типа, исток которого подключен к шине отрицательного источника напряжения, сток — к выходу устройства и стоку четвертого транзистора с каналом р-типа, исток которого подключен к шине второго источника положительного напряженйя, исток пятого транзистора с каналом и †ти подключен к шине отрицательного источника напряжения, затвор шестого транзистора с каналом р -типа подключен к шине нулевого потенциала, сток — к стоку седьмого транзистора с каналом и -типа, затвор восьмого транзистора с каналом р -типа подключен к выходу устройства, сток — к затвору четвертого транзистора, а исток — к шине второго источника положительного напряжения, затвор пер— вого транзистора подключен к входу устройства, исток — к шине нулевого потенциала, сток — к стоку седьмого транзистора, затвор которого подключен к истоку второго транзистора, а исток — к стоку восьмого вЂ,ðàíçèñòî,pa, затвор которого подключен к затвору пятого транзистора, сток которого подключен к истоку шестого транзистора и затвору третьего транзистора.

На чертеже првдставлена принципиальная электрическая схема устройства преобразования уровней напряжения.

Устройство содержит первый транзистор 1 с каналом п-типа, сток которого подключен к стоку второго транзистора 2 с каналом р -типа, зат1109907

Вор которого подключен к входу 3 устройства, а исток — к шине первого источника 4 положительного напряжения, третий тр.шзистор 5 с каналом п -типа, исток которого подключен к шине отрицательного источника 6 напряжения, сток — к выходу 7 устрой ства и стоку четвертого транзистора

8, исток которого подключен к шине второго источника 9 положительного напряжения, исток пятого транзистора 10 с каналом -типа подключен к шине отрицательного источника 6 напряжения, затвор шестого транзистора 11 с каналом р типа — к шине 12 нулевого потенциала, сток — к стоку седьмого транзистора 13 с каналом -типа, затвор восьмого транзистора

14 с каналом р-типа подключен к в хо ду 7 устройства, сток — к затвору четвертого транзистора 8, а исток к шине второго источника 9 положительного напряжения, затвор первого транзистора 1 подключен к входу 3 устройства, исток — к шине 12 нулевог потенциала, сток — к стоку седьмого транзистора 13, затвор которого подключен к истоку второго транзистора

2, а исток — к стоку восьмого транзистора 14, затвор которого подключен к затвору пятого транзистора 10, сток которого подключен к истоку шестого транзистора 11 и затвору третьего транзистора 5.

Устройство работает следующим образом.

Пусть в исходном состоянии уровень напряжения на входе 3 устройства соответствует логическому 0 . При этом первый транзистор 1 закрыт, а второй транзистор 2 открыт. На стоках первого и второго транзисторов 1 и 2 устанавливается значение напряжения, близкое к напряжению на шине первого источника 4 положительного напряжения. Через открытый шестой транзистор !1 положительное напряжение прикладывается к затвору третьего транзистора 5, который открывается под действием суммы напряжения отрицательного и первого положительного ис точников . Н а выходе

7 устройства устанавливается напря5 жение, близкое к напряжению на шине отрицательного источника 6 напряжения. По мере нарастания отрицательного напряжения на выходе 7 устройства пятый транзистор 10 закрывается, а восьмой транзистор 14 открывае.тся. При этом положительные напряжения в узлах на стоке пятого транзистора 10 и ст ке восьмого транзистора 14 увеличиваются, обеспечивая тем самым открывание третьего транзистора 5 и закрывание четвертого транзистора 8. Этот процесс протекает лавинообразно до тех пор, пока напряжение на выходе 7 устройства не установится близким к напряжению на шине отрицательного источника 6 напряжения.

При поступлении на вход 3 устрой25 сТВВ логической "1" на стоках перo . вого и второго транзисторов 1 и 2 через открытый первый транзистор 1 устанавливается напряжение, близкое к нулевому значению. Через открытый седьмой транзистор 13 это напряжение прикладывается к затвору четвертого транзистора 8, который открывается под действием суммы напряжений, приложенных между затвором и истоком. На выходе 7 устрой35 ства устанавливается напряжение, близкое к напряжению второго источника 9 положительного напряжения °

По мере нарастания положительного напряжения на выходе 7 устройства

40 пятый транзистор 10 открывается, а восьмой транзистор 14 закрывается.

При этом отрицательное напряжение на стоке пятого транзистора 10 увеличивается, обеспечивая закрывание

45 третьего транзистора 5.

Технико-экономический эффект изобретения заключается в увеличении быстродействия устройства.

1109907

Составитель А.Янов

Редактор О.Юрковецкая Техред М.Надь Корректор О.Луговая

Заказ 6101/42 Тираж 862 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., ц. 4/5

Филиал ППП "Патент", г. Ужгород, ул. Проектная, 4