Устройство для определения взаимной корреляционной функции

 

УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ВЗАИМНОЙ КОРРЕЛЯЦИОННОЙ ФУНКЦИИ, содержащее первый аналого-цифровой .преобразователь, информационный вход которого является первым входом уст .ройства, а выходы подключены к соответствующим информационн в { входам первого регистра, разрядные выходы которого подключены к первым входам соответствующих блоков умножения первой группы, вторые входы которых объединены и подключены к выходу второго аналого-цифрового преобразователя, информационный вход которого является вторым входом устройства, а управляю1ЦИЙ вход объединен с управляющими входами первого аналого-цифрового преобразователя и первого регистра, и подключен к первому выходу первого генератора тактовых импульсов, выходы блоков умножения первой группы под-, ключены к nepBbiM. входам соответствующих элементов И перйой группы, выходы которых соединены с информационными входами соответствующих блоков усреднения первой группы, вхо ,ды элементов И первой группы объединены и подключены к второму выходу первого генератора тактовых импульсов, выходы блоков усреднения первой группы соединены с первыми входами соответствующих элементов И второй группы , а управляющие входы блоков усреднения первой группы объединены и подк .гаочены к выходу первого элемента задержки , вторые входы элементов И второй группы объединены и подключены к выходу первого формирователя импульсов , а выходы элементов И второй группы через соответствующие блоки памяти первой группы соединены с первыми входами соответствующих элементов И третьей группы, вторые входы которых подключены к соответствую (Л щим выходам первого дешифратора, выходы элементов И третьей группы соединены с соответствующими входами первого элемента ИЛИ, выход которого соединен с первьми входами элементов И четвертой группы, вторые входы которых объединены с входами соответствующих элементов задержки перэо вой группы и подключены к соответствующим выходам второго дешифратора, 35 выходы элементов И четвертой группы со подключены через соответствующие блоки усреднения второй группы к первым входам соответствующих элементов И пятой группы, вторые входы которых подключены к выходам соответствующих элементов задержки первой группы, выходы элементов И пятой группы соединены с соответствующими входами второго элемента ШШ, выход которого является первым выходом устройства, третий выход первого генератора тактовых импульсов через последовательно .соединенные первый счетчик и первый

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

6Ю (и) 3@0 G 06 F 15/336 (ЙЯРф

) ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВМЩЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ (21) 3586426/18-24 (22) 08.02.83 (46) 15.08.84. Бюл. 1Ф 30 (72) А.Ф.Заика, А.Л.Козлов, Ю.И.Кузьмин и О.Б.Пославский (53) 621.3{088.8) {56) 1. Авторское свидетельство СССР

Ф 691866, кл. С 06 F 15/336, 1978.

2. Авторское свидетельство СССР

Ф 783799, кл. G 06 F 15/336, 1980.

3. Харкевич А.А. Основы радиотехники. Связьиздат, f962, с. 70-.71.

1 (54) (57) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ

ВЗАИМНОЙ КОРРЕЛЯЦИОННОЙ ФУНКЦИИ, содержащее первый аналого-цифровой .преобразователь, информационный вход которого является первым входом уст.ройства, а выходы подключены к соответствующим информационньщ входам первого регистра, разрядные выходи которого подключены к первым входам соответствующих блоков умножения первой группы, вторые входы которых объединены и подключены к вьмоду второго аналого-цифрового преобразователя, информационный вход которого является вторым входом устройства, а управляющий вход объединен с управляющими входами первого аналого-цифрового преобразователя и первого регистра.. и подключен к первому выходу первого генератора тактовых импульсов, выходи блоков умножения первой группы под-. ключены к первым. входам соответствующих элементов И первой группы, выходи которых соединены с информационными входами соответствующих блоков усреднения первой группы, вторые входы элементов И первой группы объедииены и подключены к второму выходу первого генератора тактовых импульсов, выходы блоков усреднения первой группы соединены с первыми входами соответствующих элементов И второй группы, а управляющие входы блоков усреднения первой группы объединены и под ключены к выходу первого элемента за° держки, вторые входы элементов И второй группы объединены и подключены к выходу первого формирователя им.пульсов, а вьмоды элементов И второй группы через соответствующие блоки памяти первой группы соединены с первыми входами соответствующих элементов И третьей группы, вторые вхо- Е ды которых подключены к соответствую:щим выходам первого дешифратора, выходы элементов И третьей группы сое-. динены с соответствующими входами первого элемента ИЛИ, выход которого р соединен с первыми входами элементов И четвертой группы, вторые входи которьм объединены с входами соответствующих элементов задержки первой группы и подключены к соответствующим выходам второго дешифратора, выходы элементов И четвертой группы подключены через соответствующие блоки усреднения второй группы к первым входам соответствующих элементов И пятой группы, вторые входы которых подключены к выходам соответствующих элементов задержки первой группы, выходы элементов И пятой группы соединены с соответствующими входами второго элемента ИЛИ, выход которого является первым выходом устройства, третий выход первого генератора тактовых импульсов-через последовательно,соединенные первый счетчик и первый

1108463 формирователь импульсов соединен с входом первого элемента задержки, единичный вход триггера соединен с выходом первого формирователя импульсов, а нулевой вход подключен к выходу второго формирователя импульсов, выход триггера соединен с первым входом первого элемента И, второй вход которого подключен к выходу второго генератора тактовых импульсов, выход первого элемента И соединен с тактовыми входами второго и третьего счетчиков, разрядные выходы второго счетчика соединены с соответствующими входами первого дешифратора, а разрядные входы начальной установки подключены к выходам соответствующих элементов И шестой группы, выход переноса второго счетчика через последовательно соединенные третий формирователь импульсов и второй элемент задержки соединен с первыми входами элементов И шестой группы, вторые входы которых подключены к соответствующим выходам блока постоянной памяти, адресные входы которого подключены к соответствующим разрядным выходам четвертого счетчика, тактовый вход которого подключен к выходу третьего формирователя импульсов, входы второго дешифратора подключены к соответствующим разрядным выходам третьего счетчика, выход переноса которого соединен с входом второго формирователя импульсов, отличающееся тем, что, с целью повышения точности и упрощения устройства, в него введены третий и четвертый аналого-цифровые преобразователи, первый и второй фильтры, второй, третий, четвертый и пятый регистры, вторая группа блоков умножения, седьмая, восьмая, девятая, десятая и одиннадцатая группы элементов И, третья и четвер- тая группы блоков усреднения, вторая и третья группы элементов задержки, вторая группа блоков памяти, третий и четвертый элементы ИЛИ, пятый и шестой счетчики, третий и четвертый дешифраторы, четвертый формирователь импульсов, второй элемент И, сумматор, элемент НЕ, блок сравнения, причем входы первого и второго фильтров соответственно соединены с входами первого и второго аналого-цифровых преобразователей, а выходы соответственно соединены с информационными входами третьего и четвертого аналого-цифровых преобразователей, выходы которых соответственно соединены с информационными входами второго регистра и первыми входами блоков умножения второй группы, управляющие входы третьего и четвертого аналогоцифровых преобразователей и второго регистра объединены и подключены к первому выходу первого генератора тактовых импульсов, разрядные выходы второго регистра соединены с вторыми входами соответствующих блоков умножения второй группы, выходы которых соединены с первыми входами соответствующих элементов И седьмой группы, вторые входы объединены и подключены к второму выходу первого генератора тактовых импульсов, выходы элементов И седьмой группы соединены с информационными входами соответствующих блоков усреднения третьей группы, управляющие входы которых объединены и подключены к выходу первого элемента задержки, выходы блоков усреднения третьей группы соединены с первыми пходами соответствующих элементов И восьмой группы, вторые входы которых объединены и подключены к выходу первого формирователя им. пульсов, выходы элементов И восьмой группы через соответствующие элементы задержки второй группы соединены с информационными входами соответствующих блоков памяти второй группы, выходы которых соединены с первыми входами соответствующих элементов И девятой группы, вторые входы которых подключены к соответствующим выходам третьего дешифратора, выходы элементов И девятой группы соединены с со-. ответствующими входами третьего элемента ИЛИ, выход которого соединен с первыми входами соответствующих элементов И десятой группы, вторые входы которых объединены с входа" ми соответствующих элементов задержки третьей группы и подключены к соответствующим выходам первого дешифратора, выходы элементов И десятой группы через соответствующие элементы задержки четвертой группы подключены к первым входам соответствующих элементов И одиннадцатой группы, вторые входы которых подключены к выходам соответствующих элементов задержки третьей группы, третьи входы элементов И десятой

1108463 группы объединены и подключены к выходу блока сравнения, выходы элементов И одиннадцатой группы соединены с соответствующими входами четвертого элемента ИЛИ, выход которого является вторым выходом устройства, входы третьего дешифратора подключены к соответствующим разрядным выходам пятого счетчика, тактовый вход которого подключен к выходу первого элемента И, тактовый вход шестого счетчика подключен к выходу переноса четвертого счетчика, разрядные выходы шестого счетчика соединены с соответствующими входами четвертого дешифратора, выход которого соединен с первым входом второго элемента И, второй вход которого подключен .к выходу второго элемента ИЛИ, а выход соединен с информационным входом третьего регистра и первым входом

Изобретение относится к измерительной и вычислительной технике и может быть использовано для измерения аргумента и значения функции взаимной корреляции между двумя случайными . 5 процессами, задержанными один относительно другого.

Известны случаи, когда задержка между анализируемыми сигналами непрерывно изменяется, вследствие чего 1О происходит масштабно-временное искажение принимаемых сигналов. Это при,водит к искажению фбрмы взаимокорреляционной функции (ВКФ}, в частности к уменьшению ее максимального зна- 15 чения и смещению его по оси т (11.

Чем больше время интегрирования Т, тем больше корреляционная функция сглаживается и искажается.

Известно устройство- $13, в котором скомпенсировано влияние линейного взаимного смещения по частоте спектров принимаемых сигналов, позволяющее увеличивать время интегрирования без существенного искажения .получаемой ВКФ. Корреляционный анализ ведется между одним из исследуе-. мых сигналов, принимаемым за опорный, и другим, подвергнутым относительно . ЗО сумматора, выход которого соединен с управляющими входами третьего и четвертого регистров, выход третьего регистра через элемент НЕ подключен к второму входу сумматора, информационные входы четвертого регистра подключены к соответствующим разрядным выходам четвертого счетчика, а выходы соединены с соответствующим информационным входом пятого регистра, управляющий вход которого подключен к выходу четвертого формирователя импульсов, вход которого подключен к выходу переноса шестого счетчика, .разрядные выходы пятого регистра соединены с соответствующими входами первой группы входов блока сравнения, входы второй группы входов которого подключены к соответствующим выходам четвертого счетчика. первого масштабно-временному преобразованию, с .коэффициентом, равным скорости изменения задержки k.

Данное устройство обладает низким. быстродействием, поэтому область его применения ограничена.

Наиболее близким по технической сущности к изобретению является устройство 23, в котором компенсация искажений ВКФ осуществляется путем обработки результатов многократного корреляционного анализа с ограниченным в пределах каждого цикла временем интегрирования с последующим суммированием отсчетов частной коррелограьачы, полученной в предыдущем цикле, со смещенными по оси отсчетами коррелограмм, полученных в последующих циклах. Критерием правильности смещения отсчетов последующих корре- лограмм по оси является получение наибольшей величины глобального максимума ВКФ. Устройство содержит (21+1) каналов корреляционной обработки, в каждом из которых происходит компенсация скорости изменения задержки между исследуемыми сигналами цо.одному из возможных линейных законов за время вычисления Т =Н "

1l08463 дТ, где N » — фактор усреднения оценки частной коррелограммы; — количество суммирований частных оценок;

h.» — временной интервал квантования входных сигналов. 5

Однако в случае, когда поступающие на вход корреляционного приемника сигналы представлены суммой гармонической и широкополосной составляющими случайного процесса, определение глобального максимума ВКФ и соответствующего ему значения аргумента ь при помощи известного устройства становится затруднительным, а при значительном превышении мощности гармонической составляющей над мощностью широкополосной части спектра и невозможным. Это объясняется тем, что на выходе этого устройства ВКФ выделится в виде суммы гармонического и случайного процессов. Вид этой коррелограммы определяется в основном гармоническим процессом и имеет осциллирующий характер, что понижает точность определения задержки меж" 5 ду исследуемыми сигналами. Превышение амплитуды общей ВКФ в точке с аргументом, равным искомой задержке, над остальной частью коррелограммы, а следовательно, и надежность опреде-З0 ления задержки в рассматриваемом случае зависит от соотношения амплитуд коррелограмм гармонического и случайного процессов. При относительном росте амплитуды гармонической составляющей или уменьшении амплитуды случайной составляющей это превышение уменьшается и может достигнуть величины, не позволяющей определить глобальный максимум ВКФ за время Т . 40

Цель изобретения — повышение точности и упрощение устройства при анализе сигналов, подвергнутых масштабно-временному искажению и имеющих

45 ярко выраженную дискретную составляющую спектра.

Поставленная цель достигается тем, что в устройство для определения взаимной корреляционной функции, содержащее первый аналого-цифровой

50 преобразователь, информационный вход которого является первым входом устройства, а выходы подключены к соответствующим информационным входам первого регистра, разрядные выходы которого подключены к первым входам соответствующих блоков умножения первой группы, вторые входы которых объединены и подключены к выходу второго аналого-цифрового преобразователя, информационный вход которого является вторым входом устройства, а управляющий вход объединен с управляющими входами первого аналого-цифрового преобразователя и первого регистра и подключен к первому выходу первого генератора тактовых импульсов, выходы блоков умножения первой группы подключены к первым входам соответствующих элементов И первой группы, выходы которых соединены с информационными входами соответствующих блоков усреднения первой группы, вторые входы элементов И первой группы объединены и подключены к второму выходу первбго генератора тактовых импульсов, выходы блоков усреднения первой группы соединены с первыми входами соответствующих элементов И второй группы, а управляющие входы блоков усреднения первой группы объединены и подключены к выходу первого элемента задержки, вторые входы элементов И второй группы объединены и .подключены к выходу первого формирователя импульсов, а выходы элементов И второй группы через соответствующие блоки памяти первой группы соединены с первыми входами соответствующих элементов И третьей группы, вторые входы которых подключены к со" ответствующим выходам первого дешифратора, выходы элементов И третьей группы соединены с соответствующими входами первого элемента ИЛИ, выход которого соединен с первыми входами элементов И четвертой группы, вторые входы которых объединены с входами соответствующих элементов задержки первой группы и подключены к соответствующим выходам второго дешифратора, выходы элементов И четвертой

1 группы подключены через соответствующие блоки усреднения второй группы к первым входам соответствующих»элементов И пятой группы, вторые входы которых подключены к выходам соответствующих элементов задержки первой группы, выходы элементов И пятой группы соединены с соответствующими входами второго элемента ИЛИ, выход которого является первым выходом устройства, третий выход первого генератора тактовых импульсов через последовательно соединенные первый счетчик и первый формирователь импульсов соединен с входом первого

11084бЗ элемента задержки, единичный вход триггера соединен с выходом первого формирователя импульсов, а нулевой вход подключен к выходу второго формирователя импульсов, выход триггера 5 соединен с первым входом первого элемента И, второй вход которого подключен к выходу второго генератора тактовых импульсов, выход первого элемента И соединен с тактовыми входами второго и третьего счетчиков, разрядные выходы второго счетчика соединены с соответствующими входами первого дешифратора, а разрядные входы начальной установки подключены к выходам соответствующих элементов И шестой группы, выход переноса второго счетчика через последовательно соединенные третий формирователь импульсов и второй элемент задержки соединен с первыми входами элементов И шестой группы, вторые входы которых подключены к соответствующим выходам блока постоянной памяти, 2S адресные входы которого подключены к соответствующим разрядным выходам четвертого счетчика, тактовый вход которого подключен к выходу третьего формирователя импульсов, входы второго дешифратора подключены к соответствующим разрядным выходам третьего счетчика, выход переноса которого соединен с входом второго формирователя импульсов, введены третий и четвертый аналого-цифровые преобразова- 35 тели, первый и второй фильтры, второй, третий, четвертый и пятый регистры, вторая группа блоков умножения, седьмая, восьмая, девятая, десятая и одиннадцатая группы элементов И, третья и четвертая группы блоков усреднения, вторая и третья группы элементов задержки, вторая группа блоков памяти, третий и четвертый элементы ИЛИ, пятый и шестой счетчи- 4 ки, третий и четвертый дешифраторы, четвертый формирователь импульсов, второй элемент И, сумматор, элемент НЕ, блок сравнения, причем .входы первого и второго фильтров соответственно соединены с входами первого и второго аналого-цифровых преобразователей, а выходы соответственно соединены с информационными входа-. ми третьего и четвертого аналого-цифровых преобразователей, выходы которых соответственно соединены с информационными входами второго регистра и первыми входами блоков умножения второй группы, управляющие входы третьего и четвертого аналого-цифровых преобразователей и второго регистра объединены и подключены к первому выходу первого генератора тактовых импульсов, разрядные выходы второго регистра соединены с вторыми входами соответствующих блоков умножения второй группы, выходы которых соединены с первыми входами соответствующих элементов И седьмой группы, вторые входы объединены и подключены к второму выходу первого генератора тактовых импульсов, выходы элементов И седьмой группы соединены с информационными входами соответствующих блоков усреднения третьей группы, управляющие входы которых объединены и подключены к выходу первого элемента задержки, выходы блоков усреднения третьей группы соединены с первыми входами соответствующих элементов И восьмой группы, вторые входы которых объединены и подключены к выходу первого формирователя импульсов, выходы элементов И восьмой группы через соответствующие элементы задержки второй группы соединены с информационными входами соответстууюших блоков памяти второй группы, выходы которых соединены с первыми входами соответствующих элементов И девятой группы, вторые входы которых подключены к соответствующим выходам третьего дешифратора, выходы элементов И девятой группы соединены с соответствующими входами третьего элемента ИЛИ, выход которого соединен с первыми входами соответствующих элементов И десятой группы, вторые входы которых объединены с входами соответствующих элементов задержки третьей группы и подключены к соответствующим выходам первого дешифратора, выходы элементов И десятой группы через соответствующие элементы задержки четвертой группы подключены к первым входам соответствующих элементов И одиннадцатой группы, вторые входы которых подключены к выходам соответствующих элементов задержки третьей группы, третьи входы элементов И десятой группы объединены и подключены к выходу блока сравнения, выходы элементов И одиннадцатой группы соединены с соответствующими входами четвертого ,элемента ИЛИ, выход которого является вторым выходом устройства, входы

1108463 третьего дешифратора подключены к соответствующим разрядным выходам пятого счетчика, тактовый вход которого подключен к выходу первого элемента И, тактовый вход шестого счетчи- 5 ка подключен к выходу переноса четвертого счетчика, разрядные выходы шестого счетчика соединены с соответствующими входами четвертого дешифра ора, выход которого соединен с первым входом второго элемента И, второй вход которого подключен к выходу второго элемента ИЛИ, а выход . соединен с информационным входом тре-. тьего регистра и первым входом сумI матора, выход которого соединен с управляющими входами третьего и четвертого регистров, выход третьего регистра через элемент НЕ подключен к второму входу сумматора, информационные входы четвертого регистра подключены к соответствующим разрядным выходам четвертого счетчика, а выходы соединены с соответствующими информационными входами пятого регистра, управляющий вход которого подключен к выходу четвертого формирователя импульсов, вход которого подключен к выходу переноса шестого счетчика, разрядные выходы пятого регистра сое- 30 динены с соответствующими входами первой группы входов блока сравнения, входы второй группы входов которого подключены к соответствующим выходам четвертого счетчика. 35

На чертеже представлена блок-схема устройства.

Предлагаемое устройство содержит щ-разрядный аналого-цифровой преобра40 зователь (АЦП) 1,подключенный входом к выходу первого источника сигнала х(1), Р-разрядный АЦП 2, подключенный входом к выходу второго источника сиги лов L)(4) п1о -разрядный первый 45 регистр 3, содержащийпж-разрядных ячеек, др -разрядных блоков 4 умножения первой группы, первую группу элементов И 5, первую группу блоков 6 усреднения, вторую группу элементов И 7, первую группу блоков 8 памя50 ти, третью группу элементов И 9, первый элемент ИЛИ 1О, первый генератор 11 тактовых импульсов, первый счетчик 12 первый формирователь 13 импульсов, триггер 14, элемент И 15, 55 второй генератор 16 тактовых импульсов, второй счетчик 17, первый дешифратор 18, первый элемент 19 задержки, четвертую 20, пятую 21 и шестую 22 группы элементов И, вторую группу блоков 23 усреднения, второй элемент ИЛИ 24, третий 25 и четвертый 26 счетчики, второй 27 и третий 28 формирователи импульсов, второй дешифратор 29, второй элемент 30 задержки, блок 31 постоянной памяти, группу элементов 32 задержки, причем каждый из выходов АЦП 1 подключен к входу соответствующей ячейки регист.ра 3, выходы одноименных разрядов регистров 3 подключены к соответствующим входам соответствующих блоков 4 умножения первой группы, другие входы которых поразрядно объединены и подключены к выходам АЦП 2, выход каждого. блока 4 умножения первой группы подключен к первому входу соответствующего элемента И 5 первой группы, выходы которых соединены с информационными входами соответствующих блоков 6 усреднения первой группы, выходы которых подключены к первым входам элементов И 7 второй группы, выходы которых подключены к первым входам элементов И 9, третьей группы, выходы которых подключены к соответствующим входам первого элемента ИЛИ 10; управляющие входы регистров 3 и АЦП 1 и 2 объединены и подключены к первому выходу первого генератора 11 тактовых импульсов, второй выход которого соединен с вторыми входами элементов И 5, а третий выход генератора 11 тактовых импульсов подключен к входу счетчика 12, выход которого через первый формирователь 13 импульсов соединен с вторыми входами элементов И 7 второй группы, с единичным входом триггера 14 и через элемент 19 задержки с управ- . ляющими входами блоков 6 усреднения первой группы, а выход триггера 14 подключен к первому входу элемента И 15, второй вход которого подключен к выходу второго генератора 16 тактовых импульсов, а выход — к тактовому входу второго счетчика 17, разрядные выходы которого через первый дешифратор 18 соединены с вторыми входамн элементов И 9 третьей группы; первые входы элементов И 20 четвертой группы подключены к выходу первого элемента ИЛИ 10, выходы элементов И 20 через соответствующие блоки 23 усреднения второй группы подключены к первым входам элементов И 2! пятой группы, выходы кото1108463 рых соединены с входами второго элемента ИЛИ 24; выход элемента И 15 подключен к тактовому входу третьего, счетчика 25, разрядные выходы которого через второй дешифратор 29 сое- 5 динены с вторыми входами элементов И 20 четвертой группы и через элементы 32 задержки первой группы— с вторыми входами элементов И 21 пятой группы, а выход переноса третьего счетчика 25 через второй формирователь 27 импульсов подключен к нулевому входу триггера 14; выход переноса второго счетчика 17 через третий формирователь 28 импульсов подключен

-к тактовому входу четвертого счетчика 26, разрядные входы которого соединены с адресными входами блока 31 постоянной памяти, каждый из выходов которого, подключен к первому входу соответствующего элемента И 22 шестой группы, выход каждого из которых соединен с входом начальной установки соответствующего разряда второго счетчика 1?; вторые входы элементов И 22 шестой группы объединены и подключены к выходу третьего формирователя 28 импульсов через второй элемент 30 задержки.

Устройство содержит также первый 33 и второй 34 фильтры, третий

vA-разрядный 35 и четвертый -разрядный 36 A4II, входы которых через фильтры 33 и 34 соединены соответственно с первым и вторым входами устройства,me -разрядный второй регистр 37,e>i -разрядные блоки 38 умножения второй группы, седьмую группу элементов И 39, третью группу бло- 4О ков 40 усреднения, восьмую группу элементов И 41, вторую группу элементов 42 задержки, вторую группу блоков 43 памяти, девятую группу элементов И 44, третий элемент ИЛИ 45, пя- 45 тый счетчик 46, третий, дешифратор 47, шестой счетчик 48, четвертый дешифратор 49, четвертый формирователь 50 импульсов, второй элемент И 51, тре- тий регистр 52, элемент HE 53, сумматор 54, четвертый 55 и пятый 56 регистры, блок 57 сравнения, десятую группу элементов И 58, третью группу элементов 59 задержки, четвертую группу элементов 60 задержки, одиннадцатую группу элементов И 61, 55 четвертый элемент ИЛИ 62, причем выходы третьего 35 АЦП подключены к соответствующим входам второго регистра 37 задержки, разрядные выходы которого подключены к первым входам соответствующих блоков 38 умножения второй группы, вторые входы которых объединены и подключены к выходу четвертого 36 АЦП", выходы блоков 38 умножения второй группы подключены к первым входам соответствующих элементов И 39 седьмой группы, вторые входы которых объединены и подключены к второму выходу первого генератора 11 тактовых импульсов, а выходы соединены с информационными входами соответствующих блоков 40 усреднения третьей группы, управляющие входы которых объединены и подключены к вьгходч первого элемента 19 .задержки, а выходы — к первым входам элементов И 4 1 восьмой группы, вторые входы которых объединены и соединены с выходом первого формирователя 13 импульсов, а выходы подключены к соответствующим входам элементов 42 задержки второй группы, выход каждого из которых подключен к информационным входам соответствующих блоков 43 памяти второй группы, выход каждого из которых соединен с соответствующими первыми входами элементов И 44 девятой группы, выходы которых подключены к соответствующим входам третьего элемента ИЛИ 45; управляющие входы второго регистра 37, третьего 35 и четвертого 36 АЦП объединены и подключены к первому выходу первого генерато" ра тактовых импульсов; выход переноса четвертого счетчика 26 подключен к тактовому входу шестого счетчика 48, разрядные выходы которого подключены к соответствующим входам четвертого дешифратора 49, выход которого соединен с первым входом второго элемента И 51, второй вход которого подключен к выходу второго элемента ИЛИ 24, а выход — к информационному входу третьего регистра 52, выход которого соединен с входом элемента HF 53, выход которого подключен к соответствующему входу сумматора 54, другой вход которого подключен к выходу второго элемента И 51, а выход сумматора 54 соединен с управляющим входом третьего регистра 52, вход четвертого формирователя 50 импульсов подключен к выходу переноса шестого счетчика 48, а выход является управляющим входом пятого регистра 56, информационные входы которого

1 108463

12 соединены с соответствующими разрядными выходами четвертого счетчика 26, тактовый вход счетчика 46 подключен к выходу первого элемента И 15, а разрядные выходы соединены с соответствующими входами третьего дешифратора 47, выходы которого подключены к вторым входам соответствующих элементов И 44 девятой группы; входы первой группы входов блока 57 сравнения подключены к соответствующим разрядным выходам пятого регистра 56, входы второй группы, входы блока 57 сравнения соединены с соответствующими разрядными выходами четвертого счетчика 26, а выход подключен к соответствующему входу каждого из элементов И 58 десятой группы, другие входы которых объединены и подключены к выходу третьего элемента ИЛИ 45, а последние входы соединены с соответствующими разрядными выходами первого дешифратора 18; выход каждого из элементов И 58 десятой группы подключен к входу соответствующего блока 60 усреднения четвертой группы, выход каждого из которых соединен с первым входом соответствующего элемента И из элементов И 61 одиннадцатой группы, второй вход из которых. подключен к выходу соответствующего элемента 59 задержки третьей группы, входы каждого из которых соединены с соответствующими разрядными выходами первого дешифратора 18; выходы каждого из элементов И 61 одиннадцатой группы подключены к соответствующим входам четвертого элемента ИЛИ 62.

Принцип работы предлагаемого устройства заключается в следующем.

За время одного цикла Т, =N< . 6 t .О, в устройстве вычисляется частных оценок, получаемых в результате кратковременного корреляционного анализа между сигналами, представленными суммой гармонического и случайного процессов. Определение каждой частной оценки в устройстве происходит с фактором усреднения Ч 1 таким, что выполняется условие Г23

« мач - где Ч1 . +> — максимальная ожидаемая скорость изменения задержки; а — постоянная наперед задан ная величина.

За время определения одной частной оценки N< t задержка между вход . ными сигналами очевидно может измениться на величину, не превышающую

5 а->t, т.е. каждая следующая частная оценка может быть смещена относительно предыдущей по оси на интервал, по абсолютной величине не превышающей а a t.

Реализуя при усреднении частных оценок различные варианты смещений каждой последующей оценки относительно предыдущей, устройство одновременно строит несколько моделей компенсации изменения задержки между входными сигналами. Полагая, что за время одного цикла Т скорость изменения задержки остается постоян20 ной, на первом выходе устройства в конце цикла вычисления можно получить (2 +1) результирующих коррелограмм, каждая из которых отвечает определенной модели линейной скорос25 ти изменения задержки Ч1, находящейся в интервале Г-Ч „щ, +7, „1.

Если за время одного цикла задержка между входными сигналами изменилась на величину i üÒ, где i принимает значение от - до + I то скорость изменения задержки за это время составит V =i ь/Т, тогда i-я результирующая коррелограмма, состоящая из суммы гармонического и случайного процессов, будет иметь большую амплитуду косинусоиды, чем иные результирующие коррелограммы. По окончании каждого цикла происходит определение и запоминание закона,.по которому происходило вычисление данной коррелограммы. В следующем цикле в мно1 гоканальной части устройства происходит вычисление следующих (20+1) результирующих коррелограмм входных

4> сигналов и определение нового значения скорости изменения задержки,. а в одноканальной части вычисляются 2 частных оценок коррелограммы между задержанными за время одного цикла входными сигналами с вырезанной дискретной составляющей спектра, которые суммируются по закону, определенному в предыдущем цикле в многоканальной части устройства, Таким

55 образом, по окончании каждого цикла в устройстве определяется закон изменения запержки, по которому в слецующем цикле происходит усреднение частных оценок в его. одноканальной

14

11О 8463

Устройство работает следующим образом.

Сигнал x(t) поступает на вход

АЦП 1 и в момент поступления импульса с первого выхода генератора 11 тактовых импульсов преобразуется в соответствующий ю-разрядный двоичный код, который поступает на входы регистров 3, выполняющих функцию цйфровой линии задержки.

Длина каждого из щ регистров 3 определяется требуемой задержкой и количество частных оценок = — 2(, Lha»

at .где — требуемое время задержки.

По мере поступления каждого нового импульса с первого выхода генератора 11 тактовых импульсов (ГТИ) коды входного сигнала продвигаются вправо по ячейкам регистра 3. Отсчеты сигнала с выхода каждой ячейки регистра 3 поступают на первые входы соответствующего блока 4 умножения. На вторые входы блока 4 умножения поступает код сигнала y(t) с выхода второго АЦП 2. Синхронное поступление кодов с выхода ЛЦП 1 обеспечивается управляющими импульсами, формируемыми ГТИ 11. На выходе К-го блока 4 умножения формируетс код, равный произведению x(t-v ь t) ° у(г), где at — период следования сдвигающих импульсов.

Код произведения синхронно с тактовыми импульсами, вырабатываемыми на втором выходе ГТИ 11, передается через К-й элемент И 5 на соответствующий блок б усреднения. Усреднение элементарных произведений в кажцом блоке б усреднения продолжается до тех пор, пока не возникнет сигнал переполнения счетчика 12 с выхода переноса на выходе формирователя 13 импульсов.

Емкость счетчика 12 равна выбранному для частной оценки фактору усреднения Й (. С возникновением импульса переполнения счетчика 12 на выходе формирователя 13 импульсов от крываются элементы И ?, и результаты усреднения, сформировавшиеся в блоках 6 усреднения, записываются в бло10 . Работа накопителя частных оценок многоканальной части аналогична!

35 я

40 . 45

55 части. Процесс накопления продолжается до тех пор, пока на выходе одйоканальной части устройства не вьделится коррелограмма, у которои

ВКФ имеет глобальный максимум. ки 8 памяти, При этом блоки 6 усред-нения обнуляются с задержкой, определяемой элементом 19 задержки. В течение следующих Ч, импульсов, поступающих с третьего выхода генератора 11 тактовых импульсов, происходит вычисление следующей частной оценки и т.д. работе накопителя устройства E 21.

В блоке 31 постоянной памяти хранится программа изменения значения скорости изменения задержки, а команды на его выходе возникают при подаче кодов с выходов счетчика 26 (адресного). В исходном состоянии, которое продолжается до момента зайиси первой частной оценки, счетчики 17, 25 и 26 обнулены.

Импульс перевыполнения, поступающий с выхода формирователя 13 импульсов в конце вычисления очередной частной оценки, устанавливает триггер 14 в состояние " 1". Импульсы от ГТИ 16 через элемент И 15 начинают поступать на тактовый вход счетчика 17,, емкость которого равна числу ординат частной оценки.

По мере заполнения счетчика 17 дешифратор 18 синхронно.с частотой генератора 16 тактовых импульсов открывает элементы И 9 начиная с первого и кончая п-м, и значения и ординат частной оценки последовательно поступают на выход элемента ИЛИ 10. Импульсы генератора 16 тактовых импульсов через элемент И 15 поступают также на тактовый вход счетчика 25, емкость которого равна n(25+1). Дешифратор 29, подключенный к разрядным выходам счетчика 25, за первые и тактов открывает последовательно первые и элементов И 20 и значения ординат частной оценки заносятся соответственно в первые и блоков 23 усреднения. Сигналы дешифратора .29 поступают также на входы элементов 32 задержки. Величина задержки элементов 32 выбрана такой, чтобы .к моменту появления сигнала на выходе i-го элемента 32 задержки переходные процессы в i-м блоке 23 усреднения были закончены. Задержанные на элементах 32 задержки сигналы дешифратора 29 открывают последовательно элементы И 21 и результаты усредне15

1108463

16 ния из первых и блоков 23 усреднения поступают на выход элемента ИЛИ 24.

После того, как счетчик 17 полностью заполнится, следующий импульс, пришедший íà его вход, обнулит его, а сигнал переполнения, сформированный формирователем 28 импульсов, прибавит единицу к содержимому счетчика 26, емкость кото19 рого равна количеству моделей изменения скорости изменения задержки

V между входами сигналов, и для рассматриваемого случая составляет (2 +1). На выходах блока 31

15 постоянной памяти возникает первая команда, которая для рассматриваемого случая представлена нулевым кодом. Сигнал переполнения с выхода формирователя 28 импульсов проходит через элемент 30 задержки и открывает элементы И 22. Код команды с вы-.ходов блока 31 постоянной памяти поступает на разрядные входы начальной установки счетчика 17 и устанавливает его в состояние, равное коду команды. Величина задержки на элемент 30 задержки выбрана такой, чтобы к моменту открытия элементов И 22 переходные процессы в счетчике 26 и

30 блоке 31 постоянной памяти были закончены, а (п+1)-й импульс от генератора 16 тактовых импульсов еще не поступил на вход счетчика 17.

С поступлением следующих и импульсов с выхода генератора 16 тактовых им- пульсов происходит последовательное занесение ординат частной оценки, которые хранятся в блоках 8 памяти, через элемент ИЛИ 10 в соответствующие п блоков второй подгруппы блоков. 23 усреднения. Таким образом, в течение одного цикла значения ординат первой частной оценки записываются в (2(+1) подгруппах блоков 23 усреднения. Результаты усреднения через элемент ИЛИ 24 последовательно выводятся на первый выход устройства.

После того, как на вход счетчика 25 поступит п(2 +1) импульсов генератора 16 тактовых импульсов, на формирователе 27 импульсов возникает сигнал переполнения счетчика 25 и

5 устанавливается в состояние "0" триггер 14. Элемент И 15 закрывается и прекращает поступление импульсов генератора 16 тактовых импульсов на входы счетчиков 17 и 25. Частота следования импульсов генератора 16 тактовых импульсов выбрана такой, чтобы п(21+1) импульсов были выработаны за время определения одной частной оценки, т.е. эа время, не превышающее период N формирования импульсов ГТИ 11.

Вычисление второй и последующих частных оценок происходит аналогично вычислению первой оценки,. По окончан. *.и очередного цикла, в котором вычисляется новая частная оценка и заносится значение предыдущей частной оценки в блоки 23 усреднения, очередная оценка записывается в блоки 8 памяти, а сигнал переполнения счетчика 12 через формирователь 13 устанавливает триггер 14 в состояние "1".

Импульсы генератора 16 тактовых импульсов через схему И 15 начинают поступать на вход счетчика 17, который совместно с дешифратором 18, формирователем 28 импульсов, элементом 30 задержки, счетчиком 26, блоком 31 постоянной памяти, группами элементов. :И 22, И 9 управляет смещением последующих частных оценок относительно предыдущих.

По окончании малого цикла, в котором значения частной оценки заносятся в очередные и блоков 23 усреднения, на выходе блока 28 импульсов формируется импульс переполнения счетчика 17 и происходит модификация состояния счетчика 26 на +1.

На входах блока 31 постоянной памяти появляется очередная команда, содержание которой равно величине сдвига очередной частной оценки относительно первой. Сигнал переполнения счетчика I 7,,задержанный на элементе 30 задержки, предустанавливает счетчик 17 в состояние, равное величине смещения. При поступлении на вход счетчика 17 частоты от ГТИ 16 дешифратор 18 открывает последовательно элементы И 9, начиная с того, номер которого соответ-. ствует величине смещения, например второго элемента И 9. На выход элемента ИЛИ 10 последовательно поступают значения ординат частной оценки, начиная со второй.

Дешифратор 29 синхронно с частотой

ГТИ 16 открывает элементы И 20, начиная с (n+1)-ro. Таким образом, вторая ордината очередной частной

1 108463

18 оценки, поступая на вход (и+1)-го блока 23 усреднения, складывается с первой ординатой предыдущей частной оценки и т.д. По окончании второго малого цикла состояние счетчика 26 изменяется на +1, блок 31 постоянной памяти формирует команду, инициирующую сдвиг очередной частной оценки на следующую величину и т.д. Таким образом, блок 31 постоянной памяти позволяет реализовать различные величины смещений очередной частной оценки относитель,но первой.

По окончании второго цикла в блоках 23 усреднения сформированы (21+1) группы сумм двух частных оценок, причем вторые частные оценки в зависимости от принятых моделей скорости изменения задержки смещены по оси на величины -а at

0; +а.zt. Аналогичным образом многоканальная часть устройства — циклов, которые составляют. один большой цикл. За время большого цикла

s блоке 23 усреднения формируется

n(23 +1) сумм частных оценок в каждой сумме, т.е. (29 +1) результирующих коррелограмм и ординат.

Вычисление и ординат частной оцен:ки в одноканальной части устройства происходит аналогично определению значений частной оценки в его многоканальной части. Входные сигналы х() и y(t) через фильтры 33 и 34 (заградительные), настроенные на частоту гармонической составляющей сигналов, поступают на входы АЦП 35 и 36, в которых происходит их кванто- 4О вание с той же частотой, что и в АЦП 1 и 2. С выхода АЦП 35 m-разрядный код поступает на входы регистров 37 и с приходом очередного импульса с первого выхода ГТИ 11 продвигается по ним вправо. С выхода каждого регистра 37 отсчеты сигнала поступают иа первые входы соответствующего блока 38 умножения, а на вторые его входы поступают коды АЦП 36. Сформированные элементарные произведения с выхода каждого блока 38 умножения через элементы И 39 синхронно с тактовыми импульсами, вырабатываемыми на втором выходе ГТИ 11, передаются на соответствующие блоки 40 усреднения. В блоках 40 усреднения происходит усреднение элементарных произведений входньм сигналов с фактором который определяется емкостью счетчика 12. После формирования сигнала переполнения счетчика 12 результаты усреднения через элементы И 4 1 поступают на входы соответствующих элементов 42 задержки. Величина задержки в элементах 42 задержки определяется периодом выполнения одного большого цикла и равна Т„=N< k b. t

Задержанные отсчеты сформированной частной оценки записываются в блоки 43 памяти и через элементы И 44 последовательно поступают на выход элемента ИЛИ 45. Управление переда-. чей ординат -частной оценки на выход элемента ИЛИ 45 осуществляет счетчик 46 совместно с дешифратором 47, которые аппаратурно реализованы аналогично счетчику 17 и дешифратору 18.

Таким образом, в тот момент, когда в блоках 43 памяти хранятся ординаты

i-й частной оценки, в блоках 8 памяти записаны отсчеты (i+1)-é частной оценки. Передача j-ro отсчета частной оценки, записанного в блоках 43 .памяти, на выход элемента ИЛИ 45 происходит синхронно с выводом j-ro отсчета частной оценки, записанного в блоках 8 памяти, на вьмод элемента 10.

По окончании каждого цикла занесения значений ординат очередной частной оценки в блоки 23 усреднения происходит обнуление счетчика 26, а сигнал его переполнения поступает на счетный вход счетчика 48, который в начале работы устройства находился в состоянии "0", и модифицирует его состояние íà +1. В момент, когда счетчик 48, емкость которого 1, установился в состояние (k -1) и в блоках 23 усреднения закончилось усредненйе (1-1) частных оценок, на выходах дешифратора 29 возникнет разрешающий потенциал, по которому откроется элемент И 51 и п(2 +1) значений ординат усредненных (2 +1) результирующих коррелограмм последовательно поступят на вход экстремального анализатора, в состав которого входят регистр 52, элемент ЯЕ 53 и сумматор 54. Очередной отсчет ординаты каждой результирующей коррелограммы, представленный т-разрядным кодом, поступает на первый вход сумматора 54.

На второй его вход поступает инвертированный элементом И 53 код второго слагаемого, записанного в регист1108463

20 ре 52, который в начале работы устройства обнулен. В сумматоре 54 происходит сложение двух т-разрядных двоичных чисел. При этом, если код ординаты, записанный в регистре 52, меньше 5 кода, поступающего на первый вход сумматора 54, то на выходе переноса старшего разряда сумматора 54, являющегося выходом экстремального анализатора, возникает импульс, по которому произойдет занесение кода поступившей ординаты в регистр 52. В про-. тивном случае, если входной отсчет меньше кода, записанного в регистре 52, или равен ему, то на выходе экстремального анализатора импульс не возникает и информация, хранящаяся в регистре 52, сохраняется до прихода кода следующей ординаты. Одновременно с записью очередного отсчета в регистре 52 в регистр 55 заносится код, соответствующий состоянию счетчика 26 в этот момент времени.

Таким образом, в конце каждого большого цикла в регистре 52 содержится код одной из п(2(+1) ординат, которая имеет максимальное значение, а в регистре 55 записано состояние счетчика 26, которое соответствует номеру модели скорости изменения задержки, при которой происходит наилучшая компенсация изменения задержки за время выполнения данного большого цикла.

При поступлении следующего k --го импульса на вход счетчика 48 произой- 35 дет его обнуление, а по сигналу переполнения, сформированному формирователем 50 импульсов, код с выхода регистра 55 запишется в регистр 56, в котором он будет храниться на про- 40 тяжейии следующего большого цикла.

13аписанный в регистре 56 код подается на первую группу входов бло-, ка 57 сравнения, где он сравнивается с кодом, соответствующим состоя- 45 нию счетчика 26 . При совпадении этих кодов на выходе блока 57 сравнения формируется потенциал, который является разрешающим для элементов И 58 . Очевидно, что в пределах одного большого цикла совпадение кодов на входах блока 57 сравнения произойдет 1 раз. При совпадении кодов регистра 56 и состояния счетчика 26 i-й отсчет частной оценки, хра55 нящийся íà i блоке 43 памяти, заносится в iM блок 60 усреднения.

Если при этом счетчик 26 находился в К-м состоянии, то при втором и последующих совпадениях кодов регис1ра 56 и счетчика 26 в i--й блок 60 усреднения поступит ордината с того блока 43 памяти, номер которого задается блоком 31 постоянной памяти, счетчиком 17 и дешифратором 18. Закон, по которому происходит усреднение отсчетов частных оценок в элементах 60 задержки в последующем большом цикле, совпадает с законом построения -й результирующей коррелограммы в К-м канале многоканальной части устройства в предыдущем большом цикле. Если в следующем большом цикле в регистр 56 запишется код, соответствующий (k+1) -му состоянию счетчика 26, то в очередном большом цикле устреднение отсчетов в блоках 60 усреднения происходит по закону, соответствующему (К+1)-й модели Vt и так далее. Сигналы дешифратора 18, которые управляют элементами И 58, поступают также на входы элементов 59 задержки. Величина задержки элементов 59 задержки выбрана такой, чтобы к моменту появления сигнала на выходе i-го элемента 59 задержки переходные процессы в 1.-м блоке усреднения были закончены. Задержанные на элементах 59 задержки сигналы дешифратора 18 открывают последовательно элементы И 61 и результаты усреднения из блоков 60 усреднения через элемент ИЛИ 62 поступают на второй выход устройства.

Процесс усреднения в блоках 60 усреднения продолжается до тех пор, пока на втором выходе устройства в результирующей коррелограмме не будет присутствовать глобальный. максимум. Значение, при котором наблюдается глабальный максимум, является искомой задержкой между приходящими на вход устройства сигналами х() и y(t) .

Предлагаемое изобретение применяется в том случае, когда поступающие на вход корреляционного приемни ка сигналы $(t) состоят из суммы гармонического S„(t) и случайного S<(t) процессов, причем процесс S (t) по мощности значительно превосходит процесс S (t) . При использовании известного устройства @2 3 при общем времени анализа Tq в канале, в котором рассчитываемая модель совпадает с законом изменения задержки между исследуемыми сигналами, выделяется резульii08463

22 тирующая коррелограмма. Вид этой коррелограммы определяется в основном процессом S 4(t) и имеет осциллирующий характер, что не позволяет однозначно onpepenHrb 3apepmKy между исследуемыми сигналами. В силу того, что S (t)))Sg(t), дальнейшее увеличение времени усреднения не дает улучшения результата, так как общий вид результирующей коррелограммы остается прежним. При относительном росте амплитуды гармонической составляющей S<(t) процесса S(t) или уменьшении амплитуды его случайной составляющей SZ(t) превышение ВКФ в точке с,аргументом, равным искомой задержке, над остальной частью коррелограммы уменьшается и может достигнуть величины, не позволяющей определить максимум ВКФ. Это уменьшает точность и надежность при измерении задержки известным устройством.

По сравнению с известным t 2> предлагаемое устройство позволяет существенно сократить аппаратурные за25 траты при анализе сигналов с изменяющейся в процессе измерения задержкой, имекнцих ярко выраженную дискретную составляющую спектра.

Расчет экономии оборудования при применении предлагаемого устройства произведен для случая, когда величина максимума коррелограммы случайной составляющей меньше амплитуды косинусоидальной составляющей в и раз. И

После взаимной корреляционной обработки принимаемых сигналов (с ограниченным величиной Допплера временем усреднения T1 ) выходной отсчет К() частной коррелограммы будет пропорционален

8.(.)„- a+/, (1) где а — пройорционально математическому ожиданию ординаты измеряемой взаимной корреляцион- 45 ной функцин; — случайная величина, определяющаяся величиной принимаемых в полосе сигналов помех.

В рассматриваемом случае предполагается, что Т недостаточно велико, и а g, Согласно L3$ отношение сигнал/помеха в одной частной коррелограмме можно выразить как сР где ф — средний квадрат помехи.

Операции, применяемые как в прототипе, так и в предлагаемом изобретении при сложении отсчетов частных коррелограмм, эквивалентны применению метода накопления 31. После сложения N отсчетов частных коррелограмм (с учетом компенсации задержки между принимаемыми сигналами и скорости ее изменения) вьмодной отсчет результирующей (выходной) ВКФ пропорционален

Цф 1. г Р . (2) к-

Первыи член (2) выражает полезныи сигнал, второй - помеху. Взяв средние квадраты обоих членов, составим отношение сигнал/помеха йт,,т

4=1

По условиям проводимых измерений „ независимы. Поэтому т-.е. при Ч вЂ” кратном сложении отсчетов.частных коррелограмм отношение сигнал/помеха возрастает в Ь1 раз.

Однако при проводимых измерениях важен не только сам факт обнаружения сигнала, но и вид измеряемой взаимокорреляционной функции, т.е. количественное превышение усредненного результата над средним усредненным значением помехи ф . В этом случае выигрыш от Ч -кратного сложения отсчетов частных коррелограмм пропорционален %. Таким образом, чтобы увеличить превьппение максимума измеряемой .ВКФ над уровнем помех в 11М раэ, необходимо сложить N отсчетов частный коррелограмм. При этом фактор усреднения увеличится в М раз. Количество моделируемых каналов, а с ним и количество оборудования прямо пропорционально фактору усреднения, в данном случае Я. В рассматриваемом примере величина максимума ВКФ случайной составляющей меньше величины косинусоидальной составляющей в и раз.

Это значит, что для того, чтобы достигнуть одинакового превьппения максимума коррелограммы над уровнем помех как по гармонической составляющей, так и по широкополосной составляющей, фактор усреднения по каждой иэ них

1108463

24 необходимо брать разным. В рассмат,риваемом примере фактор усреднения косинусоидальной составляющей надо брать в п раз меньшим (так как сама косинусоидальная составляаицая в и раз больше случайной). Следовательно, и аппаратурные затраты в предлагаемом устройстве в и раз меньше, чем- в прототипе. Например, при п=5 количество каналов корреляционной обработки уменьшится. приблизительно в 25 раэ, что оправдывает введение

5 дополнительных элементов, составляющих одноканальную часть системы (блоки 35-45, 58-61) и дополнительную схему управления (блоки 46-57).

1108463

Фвлвал IBE Патлат, т.рвтород, ул.Проактнал, 4

ВНИИИИ Заказ 5867/36

TRpcUK 699 p g pg