Цифровой синтезатор частот

 

ЦИФРОВОЙ СИНТЕЗАТОР ЧАСТОТ по авт.св. 843157, отличающийся тем, что, с целью повышения спектральной чистоты, выход счетчика по модулю N соединен с управляющим входом блока выделения импульсов через введенные последовательно соединенные первый элемент И и элемент ИЛИ, между выходом (V)-lVro импульса счетчика по модулю М и вторьам входом элемента ИЛИ введены последовательно включенные второй элемент И и блок задержки, при этом вторые входы первого и второго элементов И подключены соответственно к инверсному и неинверсному выходам старшего разряда накопителя. со м S5 ь

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСП4ЧЕСНИХ

РЕСПУБЛИН (19) (11) 3(51) Н 03 В 19./00

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTHA

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ (61 ) 843157 (21) 3503277/18-09 (22) 19.08.82 (46) 07.08.84. Бюл. М 29 (72) A.Н.Гордонов, И.Н.Гуревич, В.А.Сорин и Ю.А.Никитин (53) 621.373.42(088.8) (56) 1. Авторское свидетельство СССР

Р 843157, кл. Н 03 В 19/00, 1979 (прототип). (54)(57) ЦИФРОВОЙ СИНТЕЗАТОР ЧАСТОТ по авт.св. Р 843157, о т л и ч а юш и и с я тем, что, с целью повыше— ния спектральной чистоты, выход счетчика по модулю N соединен с управляющим входом блока выделения импульсов через введенные последовательно соединенные первый элемент

И и элемент ИЛИ, между выходом qN-11-го импульса счетчика по модулю и и вторым входом элемента ИЛИ введены последовательно включенные второй элемент И и блок задержки, при этом вторые входы первого и второго элементов И подключены соответственно к инверсному и неинверсному выходам старшего разряда накопителя.

1107260

55

65

Изобретение относится к радиотехнике и может использоваться в радиоприемных и передающих устройствах в качестве синтезатора частот, а также в измерительной технике для получения частот с малыми уровнями побочных колебаний.

По основному авт.св. 9 843157 известен цифровой синтезатор частот, содержащий последовательно соединенные опорный генератор, элемент блокировки и счетчик по модулю а также вычислитель и последовательно соединенные делитель частоты и накопитель, один выход которого соединен с управляющим входом элемента блокировки, при этом вход делителя частоты соединен с выходом опорного генератора, а первый и второй выходы вычислителя соединены соответственно с управляющим входом счетчика по модулю М и другим входом накопителя, причем между выходом опорного генератора и тактовым входом накопителя включены последовательно соединенные блок управления фазой, формирователь импульсов и блок выделения импульсов, управляющий вход которого подключен к выходу счетчика по модулю N a другой вход блока управления фазой соединен с другим выходом накопителя t11.

Однако на спектральную чистоту выходных колебаний в известном цифровом синтезаторе частот влияет разрешающая способность блока выделения импульсов. При малом фазовом сдвиге между импульсами на выходе счетчика по модулю Ч и формирователя импульсов блок выделения импульсов не успевает выделить ближайший требуемый импульс, а пропускает на выход следующий импульс.

Это приводит к неравномерной расстановке выходных импульсов и к появлению побочных составляющих, т.е. к ухудшению спектральной чистоты выходного сигнала.

Цель изобретения — повышение спектральной чистоты. для этого ь цифровой синтезатор частот, содержащий последовательно соединенные опорный генератор, элемент блокировки и счетчик по модулю и, а также вычислитель и последовательно соединенные делитель частоты и накопитель, один выход которого соединен с управляющим входом элеменга блокировки, при этом вход делителя частоты соединен с выходом опорного генератора, а первый и второй выходы вычислителя соединены соответственно с управляющим входом счетчика по модулю N и другим входом накопитегя, причем между выходом опорного генера гора и тактовым входом накопителя включены последовательно соединенные блок управления фазой, формирователь импульсов и блок выделения импульсов, управляющий вход которого подключен к выходу счетчика по модулю, а

5 другой вход блока управления фазой соединен с другим выходом накопителя, выход счетчика по модулю N соединен с управляющим входом блока выделения импульсов через введенные последовательно соединенные первый элемент И и элемент ИЛИ, между выходом (й -1)-гс импульса счетчика по модулю м и вторым входом элемента ИЛИ введены последоватегьно вкгюченные второй элемент И и блок задержки, при этом вторые входы первого и второго элементов И подключены соответственно к инверсному и неинверсному выходам старшего разряда накопителя.

На чертеже представлена структур20 ная электрическая схема предлагаемого цифрового синтезатора часзт.

Цифровой синтезатор частот содержит опорный генератор 1, блок 2 управления фазой, элемент 3 блокировки, 25 делитель 4 частоты, формирователь

5 иМпульсов, блок 6 выделения импульсов, счетчик 7 по модулю t4 накопитель 8, вычислитель 9, первый элемент

И 10, второй элемент Й 11, элемент

30 ИЛИ 12, блок 13 задержки.

Блок 13 задержки может быть выполнен, в частности, в виде двух соединенных последовательно ждущих мультивибраторов, срабатывающих от заднего фронта импульса. Первый мультивибратор вырабать1вает импульс, длитегьность которого равна величине задержки. Второй мультивибратор формирует выходной импульс заданной ,длительности.

В качестве накопителя 8 может использоваться накапливающий сумматор, включающий сумматор и элементы памяти параллельный регистр).

В качестве счетчика 7 по модулю

45 может использоваться, например, кольцевой счетчик на Ъ -триггерах, а в качестве его основного выхода к дополнительного выхода м -1)-го импульса следует pcïoëüзовать выходы двух соседних D -триггеров

Цифровой синтезатор частот работает следующим образом.

В вычислителе 9 происходит вычисление отношения полиномов частот опорного генератора 1 и требуемой выходной частоты. Код целой части этого отношения подается на управляющий вход счетчика 7 по модулю а код дробной части — на накопитель

8, в котором организуются управляющие сигналы, на элемент блокировки

3 и на блок 2 управления фазой. Выходной сигнал с блока 6 выделения импульсов тактирует накопитель 8.

1107260

Чо) ь+ > 1о, 35

Составитель Г.Захарченко

Редактор P.Пкцика Техред М Гергель Корректор М Демчик

Заказ 5774/41 Тираж 862 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д.4/5

Филиал ППП "Патент", r. Ужгород, ул. Проектная, 4

Каждый импульс, поступающий на тактовый вход накопителя 8; увеличивает число, хранящееся в его памяти и зафиксированное на его первом выходе на величину, определяемую кодом на его информационном входе, соединенном с вычислителем 9.

Гармонический сигнал опорного генератора 1 поступает также на блок

2 управления фазой, где по команде с накопителя 8 сдвигается по фазе на 10 необходимую величину.

Блок 2 управления фазой изменяет фазу входного сигнала в зависимости от кода, поступающего от накопителя

8, при этом максимальный сдвиг 2 Ti соответствует максимальному коду логическим единицам во всех разрядах.

При переполнении накопителя 8 возникает сигнал на его втором выходе (выходе переноса). По этой команде элемент блокировки 3 исключает один входной импульс, что также соответствует сдвигу входной последовательности на 2, но уже по другой ветви.

Блок б выделения импульсов, как и любая цифровая схема, обладает 25 конечным быстродействием 7 . Для правильной работы блока б импульс на его управляющем входе должен опережать выделяемый импульс, посту.пающий на его вход, на время 4> io . 30

Таким образом, необходимо обеспечение двойного неравенства где Т, — период опорной частоты.

В то же время задержки между Hh" пульсами на выходах счетчика 7 и формирователя 5 импульсов(ь1) связано с фазовым сдвигом соотношением

I ь = =----- Т и колеблется в преде Р

2, 0 лах от 0 до. T, . Следовательно, непосредственное управление блоком

6 с выхода счетчика 7 приводит к 45 сбоям в тех случаях, когда t= -t, „

Решение возникшего противоречия возможно благодаря тому, что код ь1 известен с опережением на такт — это код на первом выходе накопителя 8. 50

Например, при с = 0,25 Т в качестве инверсного выхода накопителя., 8 используется инверсный выход старшего разряда, а в качестве неинверсного выхода — прямой выход старшего разряда.

Таким образом, сдвинутый по фазе сигнал поступает через формирователь

5 импульсов на блок 6 выделения импуль сов, где по команде со счетчика 7 по модулю м пропускается на выход один импульс.

До тех пор, пока требуемый фазовый сдвига с (иными словами ь1„ñ0,5 Tp ) в старшем разряде кода, накапливающегося в накопителе 8, логический

"0"„ на инверсном выходе — логическая

"1", на неинверсном выходе — логический "О". Элемент И 10 открыт, а элемент И 11 закрыт. Через открытый элемент И 10 и через элемент ИЛИ 12 (N -4)-й импульс с дополнительного выхода счетчика 7 проходит на управляющий вход блока б выделения импульсов. Гри этом выделяемый импульс на входе блока б появляется через время А -= 2 T -jet„ 2). Так как ьА =

=То, то выбрав задержку в блоке 13 задержки, равную 0,6 То, получают ь )0,4 Т„, что также превышает собственную задержку блока 13 задержки.

Таким образом, при любом фазовом сдвиге сигнал на управляющем входе блока б опережает появление выделяемого импульса по крайней мере на

0,4 Т,, что превышает принятое запаздывание в блоке 6 (0,25 Т ).

Поскольку фронты управляющих и выделяемых импульсов расположены во времени достаточно далеко один от другого, блок б выделения импульсов работает без .сбоев.

На выходе цифровогО синтезатора частот формируется равномерная последовательность импульсов, в которой исключены случайные нарушения равномерности расстановки импульсов, что обеспечивает значительное повышение спектральной чистоты выходного сигнала по сравнению с известным устройством.