Приемник команд дистанционного управления

 

ПРИЕМНИК КОМАНД ДИСТАНЦИОННОГО УПРАВЛЕНИЯ, содержащий усилитель-ограничитель и счетчик-дешифратор , отличающийся тем, что, с целью повышения помехоустойчивости и достоверности , в него введены интеграторы, выход усилителя-ограничителя соединен с первым входом первого интегратора и через второй интеграторс первым входом третьего и с входом четвертого интегратора, выходы первого , третьего и четвертого интеграторов подключены соответственно к счетному входу , входу начальной установки и входу разрешения счетчика-дефширатора, выход четвертого интегратора соединен с вторыми входами первого и третьего интеграторов.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИК

Л0„„11 5926

3(5D 08 С 19 18

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К А BTOPGKOIVIV СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3523106/18-24 (22) 20.12.82 (46) 30.07.84. Бюл. № 28 (72) P М. Народецкий, В. Н. Недоступ и А. В. Бушма (71) Киевский филиал Одесского конструкторского бюро кинооборудования (53) 621.398 (088.8) (56) l. Авторское свидетельство СССР № 756456, кл. G 08 С 19/18, 1978.

2. ТЕЕЕ Transactions of Consumer

Electronics, 1975, 21, № 2, р. 171 — 177 (прототип). (54) (57) ПРИЕМНИК КОМАНД ДИСТАНЦИОННОГО УПРАВЛЕНИЯ, содержащий усилитель-ограничитель и счетчик-дешифратор, отличающийся тем, что, с целью повышения помехоустойчивости и достоверности, в него введены интеграторы, выход усилителя-ограничителя соединен с первым входом первого интегратора и через второй интегратор- с первым входом третьего и с входом четвертого интегратора, выходы первого, третьего и четвертого интеграторов подключены соответственно к счетному входу, входу начальной установки и входу разрешения счетчика-дефширатора, выход четвертого интегратора соединен с вторыми входами первого и третьего интеграторов.

1105926

Изобретение относится к телеуправлению и может быть использовано во всех областях техники, где необходим прием информации в виде число-импульсного кода по любому каналу связи.

Известен приемник, содержащий предварительный усилитель, счетчик-дешифратор принимаемых импульсов, Кроме того, прие м н и к с одер ж ит до пол н ительн ы и счет чи к и блок идентификации кодов (1).

Недостатком этого устройства явл яется повышенная сложность приемника.

Наиболее близким к предлагаемому по технической сущности является система дистанционного управления (ДУ), передача команд производится с помощью двух частот. Приемник имеет в указанной системе усилитель-ограничитель и счетчик дешифратор, в состав которого входят частотные фильтры, частотный детектор (дискриминатор) и другие блоки, преобразующие принятую информацию в выходной командный сигнал требуемого вида (2).

К недостаткам прототипа относятся повышенная сложность и материалоемкость использованной системы ДУ и низкая надежность ее работы из-за возможного ухода передаваемых частот, особенно в случае использования автономных источников питания. Для стабилизации режимов работы устройства используется повышающий трансформатор и газоразрядная лампа. Это ведет к дополнительному расходу автономного питания, что нежелательно.

Относительно широкая полоса обработки сигнала (700 Гц) при незначительном различии передаваемых частот (39,5 кГц и

41,5 кГц) снижают помехоустойчивость ДУ, что выражается в ошибочном воспроизведении переданных команд (ложных срабатываний в отсутствие передаваемого сигнала, как правило, не наблюлается). Указанное обстоятельство требует введения дополнительно устройства в схему ДУ, имеющего допуск на дополнительные срабатывания за счет помех +.2импульса (не присутствующих в сигнале передатчика), пре дусмотрена также мертвая зона между сосед ними командамии (4 импульса). Реализация указанных защитных мер требует значительного усложнения устройства подсчета количества переданных импульсов и всей системы аналого-цифровой обработки принятого сигнала.

Целью изобретения является повышение помехоустойчивости и достоверности приема команд дистанционного управления, передаваемых при помощи посылок двух частот, при одновременном упрощении (посылок) всего устройства.

Для достижения поставленной цели в приемник команд дистанционного управления, содержащий усилитель-ограничитель и счетчик-дешифратор, введены интеграторы

5 !

0 !

55 выход усилителя-ограничителя соединен с первым входом первого интегратора и через второй интегратор — с первым входом третьего и с входом четвертого интегратора, выходы первого, третьего и четвертого интеграторов подключены соответственно к счетному входу, входу начальной установки и входу разрешения счетчика-дешифратора, выход четвертого интегратора соединен с вторыми входами первого и третьего интеграторов.

Постоянная времени первого интегратора согласована с частотой заполнения командных импульсов, постоянная времени второго интегратора — с частотой заполнения импульсов синхронизации, постоянная времени третьего интегратора — с периодом передачи командных импульсов, а постоянная времени четвертого интегратора — с периодом передачи всей структуры команды.

Согласование выполняется таким образом, что на выходах каждого из интеграторов присутствуют импульсы с длительностью, соответствующей указанному выше периоду согласования, или большей.

Длительность импульсов синхронизации может отличаться от длительности командных импульсов для повышения помехоустойчивости. В предлагаемом устройстве длительность импульсов синхронизации выбрана равной двойной длительности командных импульсов.

Соотношение частот заполнения (двух несущих частот) может быть произвольным

В приемнике несущая частота командных импульсов выбрана более низкой, чем частота синхронизирующих импульсов. Поэтому на выходе первого интегратора присутствуют только командные импульсы, а на выходе второго интегратора — синхронизирующие и командные импульсы. Устройство сохраняет работоспособность и при обратном соотношении частот.

Несущие частоты могут быть также равными.

Достаточным условием работоспособности приемника является различие скважности заполнения синхронизирующих и командных импульсов при одинаковой частоте заполнения. В предлагаемом приемнике выбрана скважность 2.

На фиг. 1 приведена функциональная схема приемника; на фиг. 2 — схема ин- . тегратора.

Приемник содержит усилитель-ограничитель 1, первый, второй, третий и четвертый интеграторы 2 — 5 и счетчик-дешифратор 6 интегратор, например 4, содержит RC-цепь 7, ключевой элемент сброса 8, элемент 2И вЂ” НЕ 9 входы 10 и 11 и выход 12.

Устройство работает следующим образом.

При поступлении синхронизирующих импульсов срабатывают второй и третий интеграторы, вследствие чего производится

1105926

Составитель Н. Лысенко

Реда кто р Т. Веселов а Техред И. Верес Корректор С. Черни

Заказ 5 I 22/40 Тираж 5б9 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий!

I3035, Москва, )К вЂ” 35, Раушская наб., д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4 установка счетчика-дешифратора 6 в начальное состояние, затем на выходе первого интегратора 3 появляются командные импульсы, которые учитываются счетчиком-дешифратором 6, затем на выходе четвертого интегратора 5 появляется потенциал, разрешающий работу остальных интеграторов.

Постоянные времени интеграторов учитывают возможность ухода несущих частот (или скважности) сигнала передатчика.

В предлагаемом приемнике применена система взаимного сброса и блокировки интеграторов и счетчика-дешифратора 6 при несоответствии времячастотных характеристик принимаемых импульсов заданным. Для этого часть интеграторов с наибольшими постоянными времени имеют устройство для быстрого разряда интегрирующей емкости.

Рассмотрим работу системы сброса на примере четвертого интегратора. На вход интегратора поступает сигнал, сформированный в виде потенциала логической «1».

На интегрирующей емкости С по истечении времени J — RC (R — входное сопротивление интегратора), напряжение достигает порога срабатывания порогового элемента, в качестве которого используется один из входов элемента 2И вЂ” НЕ 9. В результате на выходе 12 интегратора появляется низкий потенциал, который в данном случае блокирует работу остальных интеграторов (имеющих аналогичные схемы, для блокировки используется второй вход 10 элемента 2И вЂ” НЕ) и разрешает работу дешифратора и исполнительного устройства.

Параллельно входному сопротивлению интегратора подключен ключевой элемент

8, в простейшем случае диод. Когда на входе интегратора появляются помехи, имеющие отрицательный фронт, или когда длительность принимаемых импульсов не соответствует заданной длительности, емкость

5 быстро разряжается через ключевой элемент 8, вследствие этого отсчет времени срабатывания четвертого .интегратора начинается с более позднего момента и ко времени окончания приема полной структуры команды разрешение на работу счетчика-дешифратора не поступает, а третий интегратор 4 при поступлении синхронизирующего импульса от второго интегратора 3 производит сброс счетчика-дешифратора 6.

Во втором интеграторе отсутствует клю15 чевой элемент 8, так как в этом случае он существенного вклада в помехозащищенность не дает, входы блокировки второго и четвертого интеграторов не задействованы в соответствии с описанным принципом работы узла интеграторов. B остальном схемы и нтеграторов идентичны, за исключением выбора номиналов элементов интегрирующих

RC-цепей 7.

Число реализуемых команд определяется числом выходов принимаемого счетчика-де25 шифратора 6. Передатчик для совместной работы с данным приемником не требует стабилизации частоты и напряжения питания и содержит относительно небольшое количество широко распространенных электронных компонентов.

П редл а гаем ы и принцип построения дешифраторной части приемника число-импульсного кода позволяет повысить его помехозащищенности достоверность приема команд при нестабильности передаваемых частот и одновременном упрощении.