2- @ канальный коммутатор

 

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

09) (11) зСЮ Н 03 К 17 ОО

Жгт, Ф л ък пъу 7

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

К ABTOPCHO5hY СВИДЕТЕЛЬСТВУ

ЙКий)1О, « „ К;

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

Il0 ДЕЛАМ ИЗОБРЕТЕНИЙ И OTHPblTNA (21) 3385988/18-21 (22) 18.01 .82 (46) 30.05.84. Бюл. У 20 (72) П.К.Малышев и Ф.А.Васильев (7 1) Ленинградский ордена Ленина политехнический институт им.

М.И.Калинина (53) 62 1.382(088 ° 8) (56) 1. Патент США Ф 3593295, кл. 340-166, 16.06.78.

2. Авторское свидетельство СССР

)1 383211, кл. Н 03 К 17/00,23.05.73 (прототип). (54) (57) 1. 2 -КАНАЛЬНЫЙ КОММУТАТОР, содержащий модули распределения, моh и дули селекции, 2 -входов и 2 -выходов, отличающийся тем, что, с целью расширения функциональных возможностей, 2 " " (и — 1) модулей распределения образуют (г1 †. 1)каскадов распределения рангов О,. 1, 2 с входа коммутатора, 2" " n модулей селекции образуют и каскадов селекции рангов О, 1, и — 1 с выхода коммутатора, модуль распределения содержит с первого по седьмой входы соответственно первого и второго адресов (данных) раз-. рядностью по и, ранга разрядностью (о (п — 1), разрешения начала цикла, синхронизации начала цикла, сброса, включения и с первого по шестой выходы соответственно первого и второго адресов (данных) разрядностью по и, двухнаправленные приема . — передачи первого и второго индексов разрядностью по (п — 1), признака конца цикла, признака передачи начала цикла, модуль селекции содержит с первого по пятый входы соответственно первого и второго адресов (данных) разрядностью по и ранга разрядностью Hog>h, включения, сброса и с первого по третий выходы соответственно первого и второго адресов (данных) разрядностью по и признака ошибки, причем адресные входы модулей распределения ранга О являются соответственно 1, 2, ...2 и входами адресов (данных) коммутатора, а адресные выходы модулей селекции ранга О являются соответственно 1, и

2, ... 2 -выходами адресов (данных) коммутатора, модули распределения соединены по третьему, пятому, шестому, седьмому входам покаскадно соответственно с шинами ранга, синхронизации начала цикла, сброса, включения, по третьему, четвертому и пя- тому выходам ранга 0 соответственно с шинами приема-передачи первого и второго индексов, признака конца цикла, по третьему, четвертому и пятому выходам остальных рангов соответственно с шинами приема передачи первого и второго индексов, признака конца цикла левой и правой подсхем каскадов; четвертые входы первых модулей распределения каскадов каждой подсхемы и каскада ранга О подключены к источнику логической 1, причем шестой выход каждого предыдущего модуля распределения покаскадно соединен соответственно с четвертым входом последующего модуля распределения,а шестые выходы последних модулей распределения каскада каждой подсхемы и каскада ранга 0 являются соответ-. ствующими шинами признаков конца распределения, первый выход первого модуля распределения ранга О после1095399 довательно через первые входы и выходы первых модулей распределения остальных рангов подключен к первому входу первого модуля селекции ранга (— 1), первый выход которого последовательно через первые входы и выходы первых модулей селекции остальных рангов подключен к первому выходу. коммутатора, а второй выход последнего модуля распределения ранга О последовательно через вторые входы н выходы последних модулей распределения остальных рангов подключены к второму входу последнего модуля селекции ранга (— 1), второй выход которого последовательно через вторые входы и выходы последних модулей селекции остальных рангов подключен к 2"-выходу коммутатора, остальные первые и вторые входы и выходы модулей распределения и селекции соединены по итерационной схеме, I причем модули селекции по третьему, четвертому, пятому входам и по третьему выходу соединены покаскадно сооТ ветственно с шинами ранга, включения, сброса и признака ошибки.

В

2. 2 —. канальный коммутатор по п. 1, отличающийсятем, что модуль распределения содериит коммутационный элемент 2 2, селектор индексов, три блока совпадения, шесть

)3-триггеров, десять элементов И, пять элементов ИЛИ, инвертор два элемента И-ИЛИ, элемент И-НЕ, блок выдачи и элемент ИЛИ-НК ° причем пер-. вые входы коммутационного элемента и селектора индексов являются первым входом модуля распределения, вторые входы коммутационного элемента и ce— лектора индексов являются вторым входом модуля распределения, третий вход селектора индексов является третьим входом модуля распределения, первый вход элемента И-НЕ, второй и четвертый входы первого элемента ИИЛИ являются четвертым входом модуля распределения, второй вход элемента

И-НЕ является пятым входом модуля распределителя, Й -входы шести Р— триггеров являются шестым входом модуля распределения, а С -входы с третьего по шестой D --триггеров и второй вход пятого элемента И являются седьмым входом модуля распределения, первый выход селектора индексов подключен к первым входам блока .выдачи, первого и третьего блоков совпадения, второй выход селектора индексов соединен с вторыми входами блоков выдачи и третьего блока совпадения и с первым входом второго блока совпадения, второй выход первого и первый выход второго блоков совпадения подключены соответственно к вторым входам первого и второго элементов И, выходы которых соединены соответственно с первыми входами первого элемента ИЛИ, девятого элемента

И, третьим входом второго элеМента

И-ИЛИ н с четвертыми входами первого элемента ИЛИ, второго элемента И-ИЛИ, с первым входом восьмого элемента И, второй выход второго блока совпаде-. ния соединен с первым входом третьего элемента И, выход которого подключен к вторым входам вторых элементов

ИЛИ и И-ИЛИ, первому входу десятого элемента И, второй вход которого соединен с вторыми входами с седьмого по девятый элементами И, с входом элемента НЕ и выходом второго элемен- та И-ИЛИ, первый вход которого соединен с первым входом седьмого элемента И и с выходом четвертого элемента И, второй вход которого соединен с первыми входами первого и второго элементов И, с выходом элемента

И-НЕ и с вторыми входами третьего и шестого элементов И, выход последнего соединен с третьим входом первого элемента ИЛИ и с первыми входами четвертого и пятого элементов ИЛИ, вторые входы которых соединены соответственно с выходами четвертого и пятого В -триггеров, причем информационные D -входы с первого по шестой 3 -триггеров соединены соответственно с выходами первого, второго элементов ИЛИ, седьмого по десятый элементов И, первые выходы первого и третьего блоков совпадения соединены соответственно с первым

-входом четвертого элемента И и с вторым входом первого элемента ИЛИ, первым входом первого элемента И-ИЛИ и через второй вход элемента ИЛИ-НЕ с первым входом шестого элемента И, причем выходы первого и второго 3— триггеров подключены соответственно к третьему и четвертому входам коммутационного элемента и через первый и второй входы третьего элемента

ИЛИ соединены с первым входом элемента ИЛИ-НЕ, третьим входом первого элемента И-ИЛИ, первым входом пятого элемента И, выход которого соединен с C-входами первого н второго

5399

109 Э-триггеров, выходы третьего, шестого Р -триггеров, четвертого, пятого элементов ИЛИ подключены соответственно к третьему по шестой входам блока выдачи, первый и второй вь ходы которого являются третьим и четвертым выходами модуля распределения и подключены соответственно к вторым входам первого, второго блоков совпадения и к третьим входам первого, второго блоков совпадения, первый и второй выходы коммутационного элемента: являются соответственно первым и вторым выходами модуля распределения, выход элемента НЕ является пятым выходом, а выход первого элемента И-ИЛИ вЂ” шестым выходом модуля распределения. ь

3. 2 -канальный коммутатор по п. 1, отличающийся тем, что модуль селекции содержит коммутационный элемент 2 ° 2, селектор,два

D-триггера, три элемента И, два элемента ИЛИ, элементы НЕ и И-ИЛИ, первый вход которого соединен с вторым входом первого элемента И и с первым выходом селектора, второй выход которого соединен с первым входом первого элемента И и третьим входом элемента И-ИЛИ, второй вход которого соединен с вторым входом третьего элемента Й и с третьим выходом селектора, четвертый выход которого подключен к первому входу третьего элемента И и к четвертому входу элемента

И-ИЛИ, выход которого через элемент 1

НЕ чодключен к третьему выходу моду-, ля селекции, первый и второй выходы которого являются соответственно первым и вторым выходами коммутационного элемента, первый и второй входы которого подключены соответственно к первому и второму входам селектора, которые являются первым и вторым входами модуля селекции, третий вход которого через дешифратор соединен с третьим входом селектора, а четвертый и пятый входы модуля селекции соединены соответственно с

С- и R -входами первого и второго

9-триггеров, Р -входы которых соеди иены соответственно с выходом первого элемента И, первым входом первого элемента ИЛИ и с выходом третьего элемента И, первым входом второго элемента ИЛИ, выход которого подключен к четвертому входу коммутационного элемента, третий вход которого соединен с выходом первого элемента

ИЛИ, второй вход которого соединен с прямым выходом первого 3 -триггера, инверсный выход которого соединен с первым входом второго элемента

И, второй вход которого соединен с инверсным выходом второго D -триггера, прямой выход которого соединен с вторым входом второго элемента .

ИЛИ, причем выход второго элемента

И соединен с третьими входами первого и третьего элементов И.

Изобретение относится к электронной коммутационной технике и может быть использовано для распределения цифровой информации в автоматике и вычислительной технике. 5

Известен коммутатор, содержащий коммутационные элементы, дешифратор и схему управления (11.

Недостатком этого коммутатора являются ограниченные функциональные10 возможности.

Известен также 2 -канальный коммутатор, содержащий модули распреде-. ления, модули селекции 2 -входов и и

Э

2 -выходов (23. 15

Недостатком такого коммутатора являются ограниченные функциональные возможности, так как каналы адреса схемы управления не могут использоваться для передачи цифровой информации.

Цель изобретения — расширение функциональных возможностей.

Поставленная цель достигается и. тем, что в 2 -канальном коммутаторе, содержащем модули распределения, мо. дули селекции, 2"-входов и 2 -выходов, 2 " " (и — 1) модулей распределения образуют (n — 1) каскадов phcпределения рангов О, 1, ..., n - 2

3 109539 с входа коммутатора, 2" .п модулей селекции образуют и каскадов селекции рангов О, 1,...., n - 1 с выхода коммутатора, модуль распределения .содержит с первого по седьмой входы соответственно первого и второго адресов (данных) разрядностью по в ранга разрядностью 1о .2 (n — 1), разрешения начала цикла, синхронизации начала цикла, сброса, включения и с первого по шестой выходы соответственно первого и второго адресов (данных) разрядностью по и, двухнаправленные приема-передачи первого и второго индексов разрядностью по (h — 1), признака конца цикла, признака передачи начала цикла, модуль селекции содержит с первого по пятый входы соответственно первого и второго адресов (данных) разрядностью по и, ранга разрядностью Pop>n включения, сброса и с первого по третий выходы соответственно первого и второго адресов (данных) разрядностью по n, признака ошибки„ причем адресные входы модулей распределения ранга О являются соответственно 1, 2, ..., 2 -входами адресов (данных) коммутатора, а адресные выходы модулей селекции ранга О являи ются соответственно, 1, 2...... 2— выходами адресов (данных) коммутатора, модули распределения соединены по третьему, пятому, шестому, седьмому входам покаскадно соответственно с шинами ранга, синхронизации на35 чала цикла, сброса, включения, по третьему, четвертому и пятому выходам ранга О соответственно с шинами приема-передачи первого и второго ин40 дексов признака конца цикла, по третьему, четвертому и пятому выходам остальных рангов соответственно с шинами приема-передачи первого и второго индексов, признака конца цик45 ла левой и правой подсхем каскадов, четвертые входы первых модулей распределения каскадов каждой подсхемы и каскада ранга 0 подключены к источнику логической 1, причем шестой выход каждого предыдущего модуля

50 распределения покаскадно соединен соответственно с четвертым входом последующего модуля распределения,а шестые выходы последних модулей рас1пределения каскада каждой подсхемы и каскада ранга С являются соответствующими шинами признаков конца распределения, первый выход первого модуля распределения ранга О последовательно через первые входы и выходы первых модулей распределения остальных рангов подключен к первому входу первого модуля селекции ранга (n — i), первый выход которого последовательно через первые входы и выходы первых модулей селекции остальных рангов подключен к первому выходу коммутатора, а второй выход последнего модуля распределения ранга О последовательно через вторые входы и выходы последних модулей распределения остальных рангов под ключены к второму входу последнего .модуля селекции ранга (и — 1), втоб рой выход которого последовательно через вторые входы и выходы последних модулей селекции остальных рангов подключен к 2 -выходу коммутатоh» ра, остальные первые и вторые входы и выходы модулей распределения и селекции соединены по итерационной схеме, причем модули селекции по третьему, четвертому, пятому входам и по третьему выходу соединены покаскадно соответственно с шинами ранга, включения, сброса и признака ошибки, Модуль распределения содержит коммутационный элемент 2 2, селектор индексов, три блока совпадения, шесть D -триггеров, десять элементов

И, пять элементов ИЛИ, инвертор, два элемента И-ИЛИ, элемент И-НЕ, блок выдачи и элемент ИЛИ-НЕ, причем первые входы коммутационного элемента и селектора индексов являются первым входом модуля распределения,вторые входы коммутационного элемента и селектора индексов являются вторым входом модуля распределения, третий вход селектора индексов является третьим входом модуля распределения, первый вход элемента И-НЕ, второй и четвертый входы первого элемента

И-ИЛИ являются четвертым входом модуля распределения, второй вход элемента И-НЕ является пятым входом модуля распределения, Р -входы шести

Р-триггеров являются шестым входом модуля распределения, а С-входы с третьего по шестой 2 -триггеров и второй вход пятого элемента И являются седьмым входом модуля распределения, первый выход селектора индексов подключен к первым входам блока

I выдачи, первого и третьего блоков совпадения, второй выход селектора

1095399 индексов соединен с вторыми входами . блока выдачи и третьего блока совпадения и с первым входом второго блока совпадения, второй выход первого и первый выход второго блоков совпадения подключены соответственно к вторым входам первого и второго элементов И, выходы которых соединены соответственно с первыми входами первого элемента ИЛИ, девятого эле- 10 мента И, третьим входом второго элемента И-ИЛИ и с четвертыми входами первого элемента ИЛИ, второго элемента И-ИЛИ, с первым входом восьмого элемента И, второй выход второго 15 блока совпадения соединен с первым входом третьего элемента И, выход которого подключен к вторым входам вторых элементов ИЛИ, и И-ИПИ, первому входу десятого элемента И, вто- 20 рой вход которого соединен с вторыми входами с седьмого по девятый элементами И, с входом элемента НЕ и выходом второго элемента И-ИЛИ, первый вход которого соединен с первым вхо- 25 дом .седьмого элемента И и с выходом четвертого элемента И, второй вход которого соединен с первыми входами первого и второго элементов И, с выходом элемента И-HE и с вторыми входами третьего и шестого элементов

И, выход последнего соединен с третьим входом первого элемента ИЛИ и с первыми входами четвертого и пятого элементов ИЛИ, вторые входы которых соединены соответственно с выходами четвертого и пятого Э -триггеров, причем информационные Э -входы с первого по шестой D --триггеров соеди,нены соответственно с выходами пер- 4О вого, второго элементов ИЛИ, седьмого по десятый элементов И, первые выходы первого и третьего блоков совпадения соединены соответственно с

nepBbM входом четвертоГО элемента И 45 и с вторым входом первого элемента

ИЛИ, первым входом первого элемента

И-ИЛИ и через второй вход элемента

HJIH-HE с первым входом шестого элемента И, причем выходы первого и второго D --триггеров подключены соответственно к третьему и четвертому входам, коммутационного элемента и через первый и второй входы третьего элемента ИЛИ соединены с первым входом элемента ИЛИ-НЕ, третьим входом первого элемента И-ИЛИ, первым входом пятого элемента И, выход которого соединен с С-входами первого и второго D -триггеров, выходы третьего, шестого В -триггеров, четвертого„ пятого элементов ИЛИ подключены соответственно к третьему по шестой входам блока выдачи, первый и второй выходы которого являются третьим и четвертым выходами модуля распределения и подключены соответственно к вторым входам первого, второго блоков совпадения и к третьим входам первого, второго блоков совпадения, первый и второй выходы коммутационного элемента являются соответственно первым и вторым выходами модуля распределения, выход элемента НЕ является пятым выходом, а выход первого элемента И-ИЛИ вЂ” шестым выходом модуля распределения.

Модуль селекции содержит коммутационный элемент 2.2, селектор, два -триггера, три элемента И, два элемента ИЛИ, элементы НЕ и И-ИЛИ, первый вход которого соединен с вторым входом первого элемента И и с первым выходом селектора, второй выход которого соединен с первым входом первого элемента И и третьим входом элемента И-ИЛИ, второй вход которого соединен с вторым входом третьего элемента И и с третьим выходом селектора, четвертый выход которого подключен к первому входу третьего элемента И и к четвертому входу элемента И-ИЛИ, выход которого через элемент НЕ подключен к третьему выходу модуля селекции, первый и второй выходы которого являются соответственно первым и вторым выходами коммутационного элемента, первый и второй входы которого подключены соответственно к первому и второму входам селектора, которые являются первым и вторым входами модуля селекции, третий вход которого через дешифратор соединен с третьим входом селектора, -а четвертый и пятый входы модуля селекции соединены соответственно с

С- и R -входами первого и второго

D-триггеров, D -входы которых соединены соответственно с выходом первого элемента И, первым входом первого элемента ИЛИ и с выходом третьего элемента И, первым входом второго элемента ИЛИ, выход которого подключен к четвертому входу коммутационного элемента, третий вход которого соединен с выходом первого элемента

ИЛИ, второй вход которого соединен с .прямым выходом первого В -триггера, 1095399 инверсный выход которого соединен с первым входом второго элемента И, второй вход которого соединен с инверсным выходом второго Р -триггера, прямой выход которого соединен с вто- 5 рым входом второго элемента ИЛИ, причем выход второго элемента И соединен с третьими входами первого и третьего элементов И.

На фиг. 1 представлена структурная схема 2 -канального коммутатора, на фиг. 2 - функциональная схема модуля распределения, на фиг. 3 — функциональная схема модуля селекции; на фиг. 4 — последовательность выработки сигналов внешней синхронизации коммутатора при установлении соединений; на фиг. 5 — временная диаграмма синхронизации 2 - канального ком- р0 мутатора; на фиг. 6 — временная диаграмма синхронизации модуля распределения; на фиг. 7 - временная диаграмма работы модуля селекции.

2 -канальный коммутатор содержит р модули 1, - 14 распределения, модули

2 1 — 2 селекции, первый 3, второй

4, третий 5, четвертый 6, пятый 7 ° шестой 8, седьмой 9 входы модулей

1 1 — 14. РаспРеделения, первый 10, З0 второй 11, третий 12, четвертый- 13, пятый 14, шестой 15 выходы модулей

1 — 1, распределения, первый 16, второй 17, третий 18, четвертый 19, пятый 20 входы модулей 2 — 24 се35 лекции, первый 21, второй 22, третий 23 выходы модулей 21 — 2 селекции, первую шину 24 ранга О, шину 25 синхронизации начала цикла ранга О, первую шину 26 сброса ранга О, пер- 40 вую шину 27 включения ранга О, первую шину 28 ранга 1, шину 29 синхронизации начала цикла ранга I первую шину 30 сброса ранга 1, нервую шину

31 включения ранга 1, шины 32 и 33 приема-передачи соответственно первого и второго индексов, шину 34 признака конца цикла ранга О, шины

35 и 36 приема-передачи соответственно первого и второго индексов левой подсхемы ранга 1, шину 37 признака конца цикла левой подсхемы каскада ранга 1, шины 38 и 39 приема-передачи соответственно первого и второго индексов правой подсхемы ранга 1, шину 40 признака конца цикла правой

55 подсхемы каскада ранга 1, шину 41 ранга 2, шину 42 включения ранга 2, шину 43 сброса ранга 2, шину 44 при-t знака ошибки ранга 2, вторую шину 45 ранга 1, вторую шину 46 включения

Ранга 1, вторую шину 47 сброса ранга 1, шину 48 признака ошибки ранга

1, вторую шину 49 ранга О, вторую шину 50 включения ранга О, вторую шину 51 сброса ранга О, шину 52 признака ошибки ранга О, шины 53, 54 и

55 признака конца распределения соответственно ранга О, левой и правой подсхем ранга 1, входы 56 — 63 адресов (данных) коммутатора соответсти венно с номерами 1, 2, ..., 2, выходы 64 — 7 1 адресов (данных) коммутатора соответственно с номерами 1, ll

2,,... 2

Модуль 1; распределения содержит коммутационйый элемент 72, селектор

73 индексов, первый 74, второй 75, третий 76 блоки совпадения, первый

3-триггер 77, первый 78 и второй 79 элементы И, первый элемент 80 ИЛИ, второй 9 -триггер 81, третий 82.и четвертый 83 элементы И, второй 84 и третий 85 элементы ИЛИ, пятый элемент 86 И, элемент 87 И-НЕ, шестой элемент 88 И, элемент 89 И-ИЛИ, элемент 90 ИЛИ-НЕ, второй элемент

91 И-ИЛИ, элемент 92 НЕ, блок 93 выдачи, четвертый 94 и пятый 95 элементы ИЛИ, третий 96, четвертый 97, пятый 98, шестой 99 Р -триггеры, седьмой 100, восьмой 101, девятый

102, десятый 103 элементы И.

Модуль 2; селекции содержит коммутационный элемент 104, дешифратор

105 селектор 106, первый 107 и второй 108 1) -триггеры, первый 109, второй 110, третий 111 элементы И, первый 112, второй 113 элементы ИЛИ, элемент 114 И-ИЛИ, элемент 115 НЕ.

2 -канальный коммутатор работает следующим образом.

Модуль 1. 1 — 1.4 распределения рангов 1 и О назначают входные адреса в подсхемы по значениям индексов

1-подмножеств выходов коммутатора, доступных выходам левой и правой подсхем соответствующих рангов. Для

2 -канального коммутатора двоичные коды элементов подмножеств для подсхем 1 ранга равны В1 1000, 001, В1 = (0109 011I, В", =!1001 101l у

В = 110, 1111, а для подсхем второго ранга В = 1000, 001, 010, Oii ), В„= 1100, 101, »О, »11.

Индекс 1 формируется селектором в каждом из модулей 1.1 — 1.4 распре1095399! деления из двоичных кодов адресов и рангов.

В режиме распределения модули

1> — 1+ распределения устанавливаются в исходное состояние по шинам 5

2б и 30. Для начала цикла перестановки выполняется фиксированное включение одного из модулей 1 — 1 рас-! пределения каскада ранга О. формирователи начала цикла (ФНЦ) модулей распределения отмечают первый слева невключенный модуль распределения, которому разрешено осуществить начало цикла по команде синхронизации начала цикла (СНЦ) на пятом входе 7. !5

По СНЦ, пусть модуль 1; выдает на шину 32 индекс для первого адреса

В (А1), на шину 33 индекс для второго адреса В (А2) и назначается фиксированное включение: А1 - A (левая 20 подсхема), А2;.». П (правая подсхема), Включение коммутационного элемента

72 А! - » Л, А2 » П называется прямым, а включение А! П, А2 Л вЂ” инверсным. 25

Каждый модуль распределения ранга

О выполняет сравнение кодов с шин

32(B1) и 33(В2) с индексами собственных входных адресов: 30

В1 = В(А1) э 81 = В(А2) э

В2 = В(А1), В2 = В(А2) а. также сравнение В(А1) = В(А2).

Так как в модуле 1; распределения имеется назначение А! — "Л, A2 П, 35 то вторые требования из подмножеств с индексами B(A! ) и В(А2 ) должны иметь противоположные назначения и в соответствии с правилом распреде. ления именно с их. назначения продол- 4О жается распределение.

Так как индексы В(А1; ) и В(А2;) выданы по СНЦ на шинах 32 и 33 и все модули распределения выполняют параллельно сравнения (кроме модуля 1; начала цикла), то модули с вторыми требованиями из В(А1 ) и В(А2;) опознаются по совпадениям (1).

Если в модуле 1 имеет место совпадение А(А1 ) = В1 либо В(А2 ° ) =В2, ! 50 то лри В(А1 - В! модуль 1 вилючв1 ется А1j Ï, А2. -р-Л и на В1 выдается В(А2-) для продолжения распределе1 ния. Модуль 1; распределения после включения освобождает шины 32 и 33 °

При совпадении В(А2.) = 81 модуль

1! распределения включается А1 " Л, A2>-- П и на шину 32 выдается В(А11).

Аналогично опознается модуль распределения с вторым требованием из подмножества В(А2;), пусть 1р по совпадению B(Alp) = В2 либо В(А2 )

= В2. При В(А1 ) = В2 модуль 1Р включается А! - Л, А2 - П и на шину

33 (В2) вйдается В (А2 ) . При В (А2р ) =, = В2 назначается включение 1 А2Р Л, А!> П и на шину 33 (В2) выдается

В(А1р) .

Таким образом, по первой команде, включения с шины 27 в начале цикла срабатывают три модуля - !,, р.

После их включения снимается СНЦ с шины 25 и следующий такт распределе; ния выполняется повторением команды . включения на шине 27. После первого такта шиной 32 (В1) управляет модуль распределения, а шиной 33 (В2) модуль р распределения. В следующем такте срабатывают еще два модуля распределения и т.д. Такой процесс продолжается до окончания цикла перестановки.

В конце цикла один из модулей распределения группы вырабатывает признак конца цикла на шине 34 и следующий такт начинается с формирования нового цикла, если не включены все модули 1„ — 1 распределения каскада подсхемы. Признаком окончания распределения является активность шины

53 для каскада ранга О, шин 37 и 40 для каскада ранга 1.

Если в модулях 11 — 1 распределения имеет место совпадение В(А1)

= В(А2), то все такие модули включаются по первой команде включения

А! у-Л, А2- П.

Каждый модуль 1., - 1 распределения по команде включения- срабатывает только один раз: либо при начале цикла, либо при одном из совпадений (1), либо по В(А1) = В(А2). Каждый модуль 1 распределения, получивший управление по совпадениям (1), выдает на шины 32 либо 33 индекс адреса только в течение одного такта.

Каждый каскад распределения в под-. схемах должен иметь схему внешней синхронизации, которая вырабатывает команды сброса, синхронизации начала цикла, включения, а обратно воспринимает признаки конца цикла и конца распределения..

В результате распределения адреса представлены на входах модулей 2 -2 селекции центрального каскада, причем адреса на входах каждого моду11 1095399 ля 2; селекции относятся к разным под. множествам выходов.

В модулях 2 — 2 селекции даль1 Ф нейшее составление тракта выполняется по селектируемому из кода адреса 5 разряду направления, позиция разряда задается кодом ранга с шин 41, 45 и

49. Все модули 2 „ — 2, селекции од .ного ранга работают независимо и включаются одним синхросигналом с шин 42, 46 и 50 после распространения адресных кодов до выходов коммутатора. Совпадение разрядов направ пения двух адресов является. признаком ошибки и выявляется схемой конт- 15 роля модуля 2„ — 24 селекцни. 1.1

4 О

7 2

П Л

Л П

После включения модулей 21 - 2 селекции заканчивается цикл установления соединекяй в коммутаторе и начинается пккл передачи данных, для этого на адресные входы коммутатора подаются коды данных.

Пусть требуется выполнить переста новку: 25 (01234567)

41370652

11 — 1+ распределения включены.

На входах модулей 1.1, 1.2 левой подсхемы имеются адреса: 1.1(4,0), 1.2(7,2), правой подсхемы 1.3(1,6), 1.4(3,5). Распределение по подсхемам второго ранга выполняется по индексам подмножеств Вз О, 1, 2, 3), В = (4, 5, 6, 7).

По шине разрешения начала цикла

"вход 6 — выход 15™ модулей 11 — 1» распределения ранга 1 отмечаются первые невключенные модули левой и правой подсхем 1. 1 и 1.3.

Левая подсхема. 1-й такт. Начало цикла перестановки.

Правая подсхема. 1-й такт. Начало цикла перестановки. t.3 1.4

П П Л

1-й такт. По шине разрешения начала цикла вход б — выход 15 отмечается первый слева невключенный мо" дуль 1.1, который по СНЦ возбуждает шины индексов

В (4), В2 = В 1(1), начинается прямое включение 1.1 по совпадениям

В (О) * В "(1), В "(4) = В (5) оноэнаются модули 1.3, 1.4. На диаграмме показывается включение модулей

1.1, 1.3, 1.4

1,4

По первой команде включения срабатывают модули 1.1, 1.3, 1.4.

2-й такт. Шины индексов В1 и В2 возбуждены от 1.4 и 1.3:В1 = В"(2), В2 В (б) .

1.4 13

7 5 2 Л О 6 .В такте 2 включается модуль 1.3, активны шины 34 конца цикла и шина

53 конца распределения, следовательно на каскаде ранга 0 все модули

После первого такта активны шины

37, 40 конца цикла и шины конца распределения 54, 55, следовательно включены все модули 1 — 1 распределения ранга 1.

После трех тактов на входах модулей 21 — 24 селекции ранга 2 представлены следующие адреса

21о (4,2), 2, (О,?), 2з (1,5), 2+(6,3) .

В модулях 21 — 2„селекции выбор направления осуществляется по старшему разряду кода адреса, в модулях 2

-24 екц и ранга 1 — по второ у разряду, в модулях 2 „ — 24 селекции ранга Π— по младшему разряду. На адресные входы модулей 2 „ — 2+ селекции ранга 1 передаются адреса

21(2,0), 2, (4,7), 2з (1,3), О 24(5,6) .

На входы модулей 2 „ — 2 селекции ранга О передаются адреса

21о (0,1), 2, (4,5), 2з (2,3), 2»(6,7) .

Таким образом, после включения модулей 2 „ - 2+ селекции всех рангов перестановка оказывается выполненной.

1О9

5399

13

Технический эффект от использования предлагаемого 2 -канального комh мутатора заключается в расширении функциональных возможностей за счет совмещения каналов адреса и инфэрмации, сокращения числа межмодульныХ соединений, что способствует упрощению конструкции коммутатора при выполнении модулей распределения и се"

5 лекции в виде интегральных микросхем, !

52

РаНг 212 2 23

0 16 17 181920

Z22г 222

%17 18 1920 1И7 18192

ZZ D

1617 181920

2122 f222 2Z

Ю 17 1В192 1617 181920

22 27 2

lg 17 1 181920 1f 17 181920

jg 21 22 Л 22

22 Л 21 22

17 181920 16 17 181920 1617 181320 1617 181920

1011120 Я

1011 120 1Ф

13 6

3 9 5 6 789

Ранг

Ь 1

789

Ранг

ИИ

Я 57

Я 59

1011 1215 10

1 15

3 958789

1011 120 5

Е Q 15

ФХ 7 9

1011129 1Ф

1г g

Х Ф 56789

101112 1ИФ

1у 75

39 5 8 7gg

101112О П

Е 1 15

ЗФ 5 789

1011QQ 8

1 75

3 587 89

1095399

1095399

1095399

Иачало цикла обмена конец цикла оо мена

Фиа Ф

1095399 оыход адреса ране 1

Щ11

Фхады ХЮ .. 68

Синхрониаация приенника

Коо nd оса

АУ ес Код данных

Код данных

10- 2

1095399

Ф зр

СНЦ

5клечение

У

Aixad передачи начала цикла f5

Екпс разреиаения начала цикла 6

Фиг. 8

Йипйг

АгкаУ аиапГки + Гз

23

Фиг. 7 ущцдц Заказ 3622/42, Тираж 862 Подписное

Филнап ППП втехт ° г.Ужгород,.ул.Проектная, 4