Мультиплексное устройство для сканирования линий, работающих с различными скоростями передачи

 

1. МУЛЬТИПЛЕКСНОЕ УСТРОЙСТВО ДПЯ СКАНИРОВАНИЯ ЛИНИЙ, РАБОТАКЯЩХ С РАЗЛИЧНЫМИ СКОРОСТЯМИ ПЕРЕДАЧИ, содержащее память, соединенную двусторонней связью с линиями передачи данных , поделенными на группы в соответг ствии со скоростями передачи, адресный регистр, выход которого соединен с адресным входом памяти, генератор импульсов и блок управления, отличающееся тем, что, с целью,повьшения коэффициента использования оборудования и упрощения устройства, оно содержит три счетчика , дешифратор, элементы И, ИЛИ, триггеры, причем выход генератора импульсов соединен со счетными входами первого, второго и третьего счетчиков , входы сброса которых соединены с выходом элемента И сброса, первьй , второй и третий входы которого соединены соответственно с выходом дешифратора и первым и вторым выходами второго счетчика, вход запуска которого соединен с выходом генератора импульсов, разрядные выходы первого , второго и третьего счетчиков соединены соответственно с первыми входами первого, второго и третьего элементов И, выходы которьрс соединены с соответствующими входами элемента ИЛИ, -ВЫХОД которого соединен с входом адресного регистра, первый и второй выходы памяти соединены с входами первого и второго триггеров, выходы которых, а также выходы дешифратора и первый и второй выходы второго счетчика соединены соответственно с первым, вторым, третьим, четвертым и пятым входами блока управления, первый, второй, третий, четвертый и зпятый выходы которого соединены соответственно с входами запуска первого, СП третьего счетчиков, вторыми и третьис ми входами первого, второго и третьего элементов И, разрядные выходы второго счетчика соединены с входами дешифратора. 2. Устройство по п. 1, отличающе сея тем, что блок управления содержит десять элементов И, со со узел фиксации скорости линии, два триггера, два элемента ИЛИ и три элеrsD мента НЕ, причем первые входы первоО5 го, второго, третьего, четвертого и i4 пятого элементов И являютсячетвертым входом блока, вторые входы первого , третьего и пятого элементов И являются пятым входом блока. Третий вход первого и пятого и второй вход второго элементов И являются третьим входом блока, третий вход третьего и четвертый вход пятого элементов И являются первым входом блока, второй вход четвертого элемента И является вторым входом блока, первый и второй выходы узла фиксации скорости линии

СОЮЗ СОВЕТСКИХ

СОЦИАЛИСТИЧЕСКИХ

РЕСПУБЛИК

3(Я)С 06 Г 3 04

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И-ОТКРЫТИЙ

ОПИСАНИЕ ИЗОБРЕТЕНИЯ 1 АИО П:К.

H ПАТЕНТУ (21) 1966787/18-24 (22) 15. 10. 73 (31) 298078 (32) 16. 10.72 (ЗЗ) США (46) 15.05.84. Бюл. У 18 (72) Антони Прингл (США) (71) Ханивелл Информейшн Системз, Инк (США) (53) 681. 3 (088. 8) (56) 1. Патент США N - 3229259; кл. 340-172.5, 1969.

2. Патент Великобритании

М 1199770, кл. G 4 А, 1969. (54)(57) 1. МУЛЬТИПЛЕКСНОЕ УСТРОЙСТВО ДЛЯ СКАНИРОВАНИЯ ЛИНИЙ, РАБОТАЮЩИХ

С РАЗЛИЧНЫМИ СКОРОСТЯМИ ПЕРЕДАЧИ, содержащее память, соединенную двусторонней связью с линиями передачи данных, поделенными на группы в соответ-. ствии со скоростями передачи, адресный регистр, выход которого соединен с адресным входом памяти, генератор импульсов и блок управления, о т— л и ч а ю щ е е с я тем, что, с целью. повышения коэффициента использования оборудования и упрощения устройства, оно содержит три счетчика, дешифратор,. элементы И, ИЛИ, триггеры, причем выход генератора импульсов соединен со счетными входами первого, второго и третьего счетчиков, входы сброса которых соединены. с выходом: элемента И сброса, первый, второй и третий входы которого соединены соответственно с выходом дешифратора и первым и вторым выходами второго счетчика, вход запуска которого соединен с выходом генератора импульсов, разрядные выходы перво„„SU „„> 093264 А го, второго и третьего счетчиков соединены соответственно с первыми входами первого, второго и третьего элементов И, выходы которых соецинены с соответствующими входами элемента

ИЛИ, выход которого соединен с входом адресного регистра, первый и второй выходы памяти соединены с входами первого и второго триггеров, выходы которых, а также выходы дешифратора и первый и второй выходы второго счетчика соединены соответственно с первым, вторым, третьим, четвертым и пятым входами блока управления, первый, второй, третий, четвертый и

;,пятый выходы которого соединены соот- Я ветственно с входами запуска первого, третьего счетчиков, вторыми и третьими входами первого, второго и третьего элементов И, разрядные выходы второго счетчика соединены с входами Я дешифратора °

2. Устройство по н. 1, о т л и — > ч а ю щ е е с я тем, что блок управ- ления содержит десять элементов И, (ц узел фиксации скорости линии, два .триггера, два элемента ИЛИ и три элемента НЕ, причем первые входы первого, второго, третьего, четвертого и © пятого элементов И являются четвертым входом блока, вторые входы первого третьего и пятого элементов И являются пятым входом блока, третий вход первого и пятого и второй вход второго элементов И являются третьим входом блока, третий вход третьего и четвертый вход пятого элементов И являются первым входом блока, второй вход четвертого элемента И является вторым входом блока, первый и второй выходы узла фиксации скорости линии

1093264 соединены соответственно с четвертым входом первого элемента И и третьим и первым входами второго и шестого элементов И, второй вход которого соединен с выходом пятого элемента И, выходы первого и второго элементов

И соединены с первым и вторым входами первого элемента ИЛИ, выход которого соединен с первым входом первого триггера и через первый элемент. НЕ— с первым входом седьмого элемента И„ второй вход которого соединен с выходом второго элемента ИЛИ, первый, второй и третий входы которого соединены соответственно с выходами третьего, четвертого и шестого элементов

И, выход cepbMoro элемента И соединен с вторым входом первого триггера, Изобретение относится к системе связи, а именно к мультиплексору, используемому в этой системе для отпирания схемы передачи данных по соответствующим линиям связи, соединенным с системой.

Известно устройство, содержащее развертывающий узел, состоящий из трех взаимосвязанных блоков, в котором линии коммутации разделены на три группы, так что они могут обслуживаться при различных скоростях (1).

Недостатком указанного устройства является то, что при каждом цикле развертывающее устройство сканйрует каждую линию лишь однажды.

Наиболее близким к предложенному является механическое устройство, в котором коммутатор работает с разной

Жоростью, поддерживаемой в заданном щ соотношении (2 ).

Недостаток указанного устройства. заключается в том, что не учитывается. распознавание каналов и поэтому должна осуществляться многократная передача механически в точном синхронизме.

Цель изобретения — повышение коэффициента использования оборудования и упрощение конструкции. 3(Поставленная цель достигается тем, что в мультиплексном устройстве первый выход которого является третьим выходом блока и подключен к перч вым входам восьмого и девятого элементов И, выход восьмого элемента И является первым выходом блока, а второй вход через второй элемент НЕ соединен с выходом девятого элемента И, выход второго элемента НЕ является пятым выходом блока, второй вход девятого элемента И соединен с выходом второго триггера и первым входом десятого элемента И, второй вход которого соединен с вторым выхо" дом первого триггера, который является четвертым выходом блока, выход десятого элемента И через третий элемент НЕ соединен с вторым выходом блока.

3 для сканирования линий, работающих с различными скоростями передачи, содержащем память, соединенную двусторонней связью с линиями передачи данных, поделенными на группы в соответствии со скоростями передачи, адресный регистр, выход которого соединен с адресным входом памяти, генератор импульсов и блок управления, имеется три счетчика, дешифратор, элементы И, ИЛИ, триггеры, причем выход генератора импульсов соединен со счетными . входами первого, второго и третьего счетчиков, входы сброса которых соединены с выходом элемента И сброса, первый, второй и третий входы которого соединены соответственно с выходом дешифратора и первым и вторым выходами второго счетчика, вход запуска которого соединен с выходом генератора импульсов, разрядные выходы первого, второго и третьего счетчиков соединены соответственно с первыми входами первого, второго и третьего элементов И, выходы которых соединены с соответствующими входами элемента ИЛИ, выход которого соединен с входом адресного регистра, первый и второй выходы памяти соединены с входами первого и второго триггеров, выходы которых, а также выходы дешифратора и первый и второй выходы второ1093 го счетчика соединены соответственно с первым, вторым, третьим, четвертым и пятым входами блока управления, первый, второй, третий, четвертый и пятый выходы которого соединены соот" 5 ветственно с входами запуска первого, третьего счетчиков, вторыми и третьими входами первого, второго и третьего элементов И, разрядные выходы второго счетчика соединены с входами дешифратора.

Блок управления содержит десять элементов И, узел фиксации скорости линии, два триггера, два элемента

ИЛИ и три элемента ЙЕ, причем первые входы первого, второго, третьего, четвертого и пятого элементов И являются четвертью входом блока, вторые входы первого, третьего и пятого элементов И являются пятым входом блока, 2О третий вход первого и пятого и второй вход второго элементов И являются третьим входом блока, третий вход третьего и четвертый вход пятого элементов И являются первым входом блока, второй вход четвертого элемента

И является вторым входом блока, первый и второй выходы узла фиксации скорости линии. соединены соответственно с четвертым входом первого 30 элемента И и третьим и первым входами второго и шестого элементов И, второй вход которого соединен с выходом пятого элемента И, выходы первого и второго элементов И соединены 35 с первым и вторым входами первого элемента ИЛИ, выход которого соединен с первым входом первого триггера и через первый элемент НŠ— с первым входом седьмого элемента И, второй 40 вход которого соединен с выходом второго элемента ИЛИ, первый, второй и третий входы которого соединены соответственно с выходами третьего, четвертого и шестого элементов И, 45 выход седьмого элемента И соединен с вторым входом первого триггера, первый выход которого является третьим выходом блока и подключен к первым входам восьмого и девятого эле- у) ментов И, выход восьмого элемента И является первым выходом блока, а второй вход — через второй элемент НЕ соединен с выходом девятого элемента

И, выход второго элемента НЕ являет- у ,ся пятым выходом блока, второй вход девятого элемента И соединен с выходом второго триггера и первым входом

264 десятого элемента И, второй вход которого соединен с вторым BbIxopoM первого триггера,.который является четвертым выходом блока, выход десятого элемента И через третий элемент НЕ соединен С вторым выходом блока.

На фиг. 1 изображено мультиплексное устройство для сканирования линий; на фиг ° 2 — блок управления.

Устройство содержит генератор 1 импульсов, счетчики 2-4, дешифратор

5, элементы И 6-8, элемент ИЛИ 9, память 10, ячейки 11 памяти, элемент

И 12 сброса, адресный регистр 13, блок 14 управления, группы линий передачи данных 15 ° 1-15.3, триггеры 16, 17, линии связи 18-27.

Блок управления (фиг. 2) содержит узел 28 фиксации скорости линии,эле-: менты И 29-38, элементы ИЛИ 39, 40, триггеры 41, 42, элементы HE 43-45.

Память 10 содержит. несколько ячеек 11, количество которых равно числу линий 15. Каждая ячейка 11 памяти

10 содержит информацию, относящуюся к принятымданным,данным, предназначенным для передачи, битам управления и информации относительно скорости следующей линии, предназн.аченной для сканирования мультиплексным устройст.вом. Это означает, что каждая яч.ейка

11 содержит по крайней мере три субъячейки, которые содержат соответ-— ственно данные, предназначенные для передачи.. Скорость следующей линии также содержится в субъячейке для каждой линии и эта информация передается в триггеры 16 и 17,посредством которых генерируются сигналы управления по линиям 23. К памяти 10 также подсоединен адресный регистр 13, который подсоединяется для приема адреса, который выбирает одну из ячеек 11 в памяти 10 так что данные могут быть переданы по адресным линиям. Адрес ячейки принимается регистром 13 через элемент ИЛИ 9 и через элементы И 6, 7 и 8 от основного счетчика 2, счетчика 3 неполного сканирования и счетчика 4 средней скорости.

Генератор импульсов 1 служит для обеспечения синхронизирующих импульсов, которые дополняют каждый из счетчиков 2-4, при работе устройства.

Счетчик неполного сканирования 3 также отпирается сихронизирующими импульсами и также дополняется, в то

5 10932 время как основной счетчик 2 и счетчик средней скорости 4 дополняются только после приема сигналов управления от блока управления 14, как .показано на фиг. 2. Основной счетчик

2 является счетчиком на шесть бит, который образует адрес, обладающий способностью адресации, например, 64-х линий. Основным назначением счетчика 2 является отпирание линии

15.1 малого быстродействия. Счетчик

3 неполного сканирования является также счетчиком на шесть бит, который образует адрес из четырех бит для адресации, например, до шестнадцати высокоскоростных линий 15.3. Пятый бит, образованный счетчиком неполного сканирования 3, образует сигнал на линии 26 тогда как шестой бит образует сигнал на линии 27. Эти сигналы 0 соответственно используются для указания того, что первые четыре бита счетчика 3 сброшены. Эти сигналы указывают соответствующие интервалы или квадранты полного цикла сканирова- 5 ния. Когда четыре бита на выходе счетчика 3 находятся в состоянии двоичной единицы, это декодируется дешифратором 5, который может быть просто элементом И, тем самым генери-, руя состояние бинарной единицы выхода квадрантного сигнала на линии 25.

Среднескоростной счетчик 4 образует адрес из пяти бит, используется в особенности для формирования адреса, например, до 32-х среднескоростных

35 линий в течение интервала сканирования. Счетчик 4 используется для отпирания среднескоростных линий только при определенных условиях.

Прохождение адресов со счетчиков

2-4 через элементы И 6,7 или 8 разрешается соответствующими состояниями сигналов управления на линиях

22, 20 и 21 ("+" указывает на то, 45 что состояние двоичной единицы отпирает устройство, а "-" на то, что состояние двоичного нуля отпирает устройство). Адрес затем принимается регистром 13, который выбирает одну из ячеек 11 памяти 10. Затем в зави50 симости от операций данные принимаются или передаются по адресной линии линий 15. Линии могут быть высокоскоростные, среднескоростные или медленные или могут быть сочетанием " таких скоростей. Может быть до 64 медленных линий, использованных с системой, если не используются высо1коскоростные или среднескоростные линии, или до 32 среднескоростных, если нет медленных или высокоскоростных линий, до 16 высокоскоростных, если нет медленных или среднескоростных линий. Следовательно, каждая из среднескоростных линий замещает две медленные, в то время как каждая высокоскоростная замещает четыре медленные ° Медленные линии могут передавать или принимать данные в частотном диапазоне с максимальной частотой

2700 бит/с, среднескоростные 5400 бит/с и высокоскоростные 10. 800 бит/с.Следовательно, имеет место взаимосвязь

2:1 и 4:1 частот соответствующих линий. Частота передачи является одной из трех максимальных частот, не взирая на частоту, требуемую для отдельной линии. Например, в случае самых высоких частот 5400-10. 800 бит/с, если частота передачи данных отдельной линии 9000 бит/с, то фактически эти данные будут переданы на максимальной частоте 10. 800 бит/с. Частотное группирование различных линий может быть как больше, так и меньше указанных трех групп частот, и число линий, подсоединенных к устройству, может быть больше или меньше 64 линий.

В течение одного полного сканирования линий высокоскоростные линии должны быть запущены четыре раза в равные интервалы, в то время как среднескоростные линии должны быть запущены два раза в течение полного сканирования. Линии медленной скорости требуют только одного запуска или эксплуатации во время полного сканирования всех линии. Следовательно, устройство использует сканирующее устройство, которое разделяет полное сканирование на четыре подынтервала или квадранты, Может быть различное количество субинтервалов.

Во время каждого квадранта высокоскоростные линии эксплуатируются один раз. B течение первого и третьего квадрантов эксплуатируются среднескоростные линии и медленные линии эксплуатируются в соответствующей последовательности, которая остается после того, как эксплуатируются высокоскоростные и среднескоростныелинии. каждый раз, как счетчики получают приращения посредством генератора импульсов 1, одна ячейка 11 памяти

10 отпирается на время, достаточное

1093264

20

30

50 55 для запуска передачи данных. Основной ,счетчик 2 получает приращения 64 раза перед тем, как оно автоматически возвращается в исходное положение, а счетчик 4 для средних скоростей 32 раза. Счетчик неполного сканирования

3 является аналогичным основному счетчику 2 в том, что он полностью возвращается в исходное положение пос ле приращения 64 раза. Счетчики могут также быть установлены в положение "0" (в положение сброса) состоянием двоичной единицы, принятым от элемента И 12 сброса в конце четвертого квадранта.

Четыре младших разряда счетчика 3 возвращаются в исходное положение четыре раза в течение 64 приращений счетчика 3. Следовательно, каждый раз, когда четыре младших разряда счетчика 3 устанавливаются в положение "0",.происходит 16 приращений отсчетов счетчика 3. Каждый из 16 отсчетов определяют квадрант. После первых 16 отсчетов сигнал на линии

26 (переходит в состояние двоичной единицы, после вторых 16 отсчетов— в состояние двоичного нуля, сигнал на выходе 27 переходит в состояние двоичной единицы и т.д. до тех пор, пока все биты не будут возвращены в исходное положение в конце четвертого квадранта. В конце каждого квадранта четыре старших разряда счетчика 3 являются двоичными единицами, которые затем генерируют сигнал на линии 25. В начале второго квадранта сигнал на линии 26 находится в состоянин двоичной единицы, которое указывает совместно с фактом, что сигнал на линии 27 находится в состоянии двоичного -нуля, что это является вторым квадрантом. Первый квадрант индицируется, когда оба сигнала на линиях 26 и 27 находятся в состоянии двоичного нуля. В начале третьего квадранта сипнал SSCSA на линии 26 находится в состоянии двоичного нуля и сигнал SSCSB на линии 27 переходит в состояние двоичной единицы, указывая, что это является третьим квадрантом, В начале четвертого квадранта сигналы на линиях 26 и 27 оба находятся в состоянии двоичной единицы указывая, что это является четвертым квадрантом. Прежде всего каждая из высокоскоростных линий запускается в каждом квадранте, после чего эксплуатируются среднескоростные линии и линии медленные в оставшееся время.

В качестве примера рассмотрим уст- ройство, в котором имеется шесть вы- сокоскоростных линий, двенадцать среднескоростных и шестнадцать медгенных.

В течение первого квадранта вводятся в эксплуатацию шесть высокоскоростньп. линий и десять среднескоростных. В течение второго квадранта эксплуатируются шесть высокоскоростных линий снова и две оставшиеся среднескоростные. Затем эксплуатируются восемь медленных линий. В течение третьего квадранта эксплуатируются шесть высокоскоростных линий и десять среднескоростных. В течение четвертого квадранта шесть высокоскоростных линий четвертый раз, в то время как оставшиеся две среднескоростные линии эксплуатируются снова и затем восемь оставшихся медленных линий.

Таким образом, в конце четырех квадрантов, т.е. по окончании полного сканирования линий, шесть высокоскоростных линий эксплуатируются четыре раза каждая, двенадцать среднескоростных дважды каждая, шестнадцать медленных каждая один раз. Основной счетчик адресов 2 иногда используется дпя адресования каждого типа линии, в то время как счетчик неполного сканирования 3 может быть использован для адресования высокоскоростных и среднескоростных типов линий. Среднескоростной счетчик запускается только для адресования памяти 10 в течение четвертого квадранта, если общее число высокоскоростных и среднескоростных линий больше шестнадцати. Каждый из счетчиков 2-4 повторно устанавли,вается в нулевое состояние в конце четвертого квадранта и полное сканирова:ние осуществляется снова.

Основной счетчик 2 обладает способностью счета от 1 до 64 (в действительности счетчик наращивает от 0 до 63, после чего возвращается в нулевое состояние, однако для пояснения принято, что каждый из счетчиков после установки в исходное положение указывает 1, тем самым определяя первую линию) и счетчик 2 соединяется с двумя медленными линиями. Счетчик 2 может быть остановлен блоком управления 14 для запоминания следующей медленной линии, предназначенной для эксплуатации. Счетчик 3 сое1093264

9 диняется с высокоскоростными линиями и отсчитывает (самые меньшие значения четыре биты) от 1 до 16 в течение каждого из четырех квадрантов.

Счетчиком 3 Формируются два сигнала ,на линиях 26 и 27, которые обозначают четыре квадранта. Среднескоростной счетчик 4 отсчитывает от 1 до 32 и может быть остановлен аналогичным образом, как и основной счетчик 2. 10

Обычно в работе основной счетчик

2 всегда работает в первом квадранте и считает от 1 до 16. Одновременно счетчик неполного сканирования 3 также отсчитывает от 1 до 16. С целью 15 упрощения схемы устройства высокоскоростные линии принимают самые низкие числовые обозначения, это значит,что высокоскоростные линии обозначаются числами l, хотя в данном примере име- 20 ется шесть высокоскоростных линий,и среднескоростные линии затем обозначаются следующими числами 7-18, оследовательно для 12 среднескоростных линий. Медленные линии принимают 25 последующие числовые обозначения. В конце первого квадранта, если имеются какие-либо высокоскоростные линии в системе, счетчик 3 выбирается на следующий отсчет. Также в этот момент 30 основной счетчик 2 останавливается и младшие четыре разряда счетчика неполного сканирования 3 автоматически устанавливаются в исходное состояние.

Таким образом сканируются высокоскоростные линии и отсчет следующей среднескоростной линии или медленной линии запоминается. Во время второго квадранта счетчик неполного сканирования 3 работает до тех пор пока не 40 будет опознано, что следующей пинией не является высокоскоростная линия, как указано сигналами на линиях 23 и 24, которые имеют соответственно следующие двоичные состояния, для медленных линий 0,0; для среднескоростных 1,0; для высокоскоростных

1, 1. Основной счетчик 2 затем включается, если следующей не является линия высокоскоростного диапазона.

В конце второго квадранта, если имеются высокоскоростные или среднескоростные линии, счетчик неполного сканирования 3 выбирается для запуска линий в начале квадранта три и основной счетчик 2 останавливается. Во время третьего квадранта счетчик неполного сканирования 3 работает до тех пор, пока сигнал на линии 23 не укажет, что следующая линия не является высокоскоростной или среднескоростной. Дпя большинства систем счетчик неполного сканирования 3 управляет или отпирает обе среднеско ростную и высокоскоростную линии, так что среднескоростной счетчик 4 никогда не включается через элемент

И 8 до тех пор, пока число высокоскоростных и среднескоростных линий в комбинации не превысит шестнадцати.

Обычно в конце третьего квадранта основной счетчик 2 снова останавливается и счетчик 3 неполной развертки выбирается для сканирования высокоскоростных линий в начале четвертого квадранта. Однако если общее число высокоскоростных и среднескоростных линий больше 16, как в примере, требуется счетчик среднего быстродействия. В этом случае будет несколько среднескоростных линий для эксплуатации в четвертом квадранте после того, как сначала эксплуатируются высокоскоростные линии. При этих условиях счетчик 3 избирается для полного третьего квадранта. В начале четвертого квадранта счетчик 3 неполного сканирования автоматически возвращается в исходное состояние и обслуживает высокоскоростные линии, счетчик среднего быстродействия в это время остановлен. Блок управления 14 запоминает, что имеются еще среднескоростные линии для эксплуатации. Когда сигнал на линии 24 указывает, что следующая линия не является высокоскоростной, счетчик среднего быстродействия 4 включается и адресует память 10 до тех пор, пока сигнал на линии 23 не укажет, что следующей является медленная линия. Наконец, основной счетчик 2 адресует оставшиеся медленные линии, предназначенные для передачи данных.

Блок управления 14 содержит триггер 41, который после возвращения в исходное состояние генерирует состояние двоичной единицы на линии 20.

В. начале первого квадранта, т.е, при исходных условиях, сигналы на линиях 18 и 19 находятся в состоянии двоичной единицы, Основной счетчик 2 и счетчик среднего быстродействия 4 запускаются, счетчики 2 и 4 считают тактовые импульсы генератора 1, счетчик 3 неполного сканиронания также запускается генератором 1 импульсов.

При исходных условиях сигнал на ли11 1093 нии 20 находится в состоянии двоичной единицы и сигнал на линки 22 находится в состоянии двоичной единицы, тем самым отпирая элемент И 6 и позволяя основному счетчику 2 адресо,вать память 10 через регистр 13 и элемент ИЛИ 9. Сигнал на линии 20 находится в состоянии двоичной единицы, так как триггер 41 первоначально возвращен в исходное состояние в 1О конце четвертого квадранта. Триггер

42 также возвращен в исходное состояние, тем самым генерируя состояние двоичного нуля на входе элемента

И 37 и состояние двоичной единицы на 15 выходе элемента НЕ 44. Соответственно во время первого отсчета синхронизирующих импульсов, как видно на указанном примере, основной счетчик 2 имеет на выходе сигнал "1", счетчик 20

4 среднего быстродействия и счетчик

3 неполного сканирования также имеют на выходах " 1" и первая линия запускается для передачи данных по первой высокоскоростной линии. Выбранным 25, счетчиком является основной счетчик адресов 2 и отсчет продолжается до

16 во время первого квадранта. В течение этого времени шесть высокоскоростных линий и десять из двенадцати среднескоростных запускаются для передачи данных.

В конце первого квадранта сигнал на линии 20 переходит в состояние двоичного нуля. Это происходит поскольку триггер 41 установлен через элемент ИЛИ 39, так как элемент И 30. является открытым. Отпирание элемента И 30 или 29 запирает элемент И 35 посредством элемента НЕ 43. Элемент

И 30 отпирается, так как узел 28

Фиксации скорости линии показывает, что линия является именно высокоскоростной и из-за генерирования сигналов на линиях 26 и 25. Узел 28 фик- 45 сации скорости линии (которым могут быть два триггера) первоначально

Фиксирует скорость самой быстродействующей линии. В примере самой быстродействующей линией является высокоскоростная и соответственно сигналы на его выходах находятся в состоянии двоичной единицы. Сигналы с первого и второго выходов узла 28 имеют соответственно следующие двоичные состояния: для медленных линий 0,0; для скоростных 0,1. Сигнал на линии 26 указывает, что это является первым или третьим квадрантом,в то время как, 264 12 сигнал на линии 27 указывает, что это конец квадранта. Поскольку триггер 41 установлен в заданное состояние, сигнал на линии 18 переходит в состояние двоичного нуля вследствие ! запирания элемента И 36. Соответственно основной счетчик 2 остановлен.

Следовательно, в начале второго квадранта основной счетчик 2 адресов запирается и счетчик 3 неполного сканирования избирается для адресования памяти 10 отпиранием элемента

И 7. Соответственно в начале второго квадранта синхронизирующие импульсы поступают на основной счетчик 2, счетчик 4 среднего быстродействия и счетчик 3 неполного сканирования шестнадцать раз и растр сканирования линий указывает, что первые шесть линий отпираются посредством счеччика 3 неполного сканирования. Когда опознается, что следующей линией, предназначенной для отпирания, не является высокоскоростная, элемент И 32 отпирается благодаря сигналам на линиях

24 и 26, этим указывается, что это является вторым квадрантом, соответственно, поскольку элемент И 32 отпирается, триггер 41 устанавливается повторно в исходное состояние через элемент ИЛИ 40 и отпирает элемент

И 35. Другие входные сигналы элемента И 35, которые являются выходными сигналами элемента НЕ 43, находятся в состоянии двоичной единицы, поскольку ни одно из условий для отпирания элементов И 30 или 29 полностью не удовлетворяется. Соответственно установкой в исходное состояние триггера 41 сигнал на линию 20 переходит в состояние двоичной единицы. Состояние двоичной единицы сигналов на линиях 20 и 22 затем запускает адресование памяти 10 через основной счетчик 2. Сигнал,на линии 18 также переходит в состояние двоичной единицы вследствие. .отпирания элемента И 36., В течение первых семи отсчетов синхронизирующих импульсов второго квадранта, т.е. число отсчетов синхронизирующих импульсов 17-23, основной адресный счетчик 2 указывает адрес " 17". Счетчик среднего быстродействия 4 указывает адрес "23" на седьмом отсчете второго квадранта, в то время как счетчик 3 неполного сканирования указывает адрес "7".

Соответственно, поскольку основной адресный счетчик 2 выбирается, отпи14 переходит в состояние двоичной единицы, частично отпирая элемент И 33.

Также в конце третьего квадранта элемент И 33 отпирается, так как генерируются сигналы на.линиях 26 и

27, которые указывают, что это является именно третьим квадрантом, сиг1нал на линии 25 указывает на то, что это конец, третьего квадранта. Следую- щей линией является среднескоростная или высокоскоростная, как указано сигналом на линии 23. Отпирание элемента И 33 частично отпирает элемент

И 34 и устанавливает триггер 42, чем полностью отпирает элемент И 38 и вызывает состояние двоичного нуля на выходе элемента НЕ 45. Сигнал на линии 18 вынуждает счетчик 4 среднего быстродействия остановиться. Поскольку сигнал на линии 20 находится в состоянии двоичной единицы и элемент

И 37 запирается, сигнал на линии 22 находится в состоянии двоичной единицы, элемент И 7 отпирается и счетчик неполного сканирования 3 избирается в начале четвертого квадранта, тем самым позволяя счетчику 3 неполного сканирования адресовать память 10.В начале четвертого квадранта запускаются первые шесть линий, т.е. высокоскоростные. Во время запуска этих линий в четвертом квадранте отсчет синхроннзирующих импульсов увеличивается от 49 до 54, основной адресный счетчик 2 остается остановленным на счете 27 и счетчик 3 неполного сканирования отсчитывает от 1 до 6, тем самым адресуя память 10 и запуская первые шесть линий. Счетчик 4 среднего быстродействия остается остановленным на семнадцатой линии.

Когда опознается, что следующей линией не является высокоскоростная, элемент И 32 отпирается, так как сигнал на линии 24 находится в состоянии двоичного нуля и сигнал на линии 26 находится в состоянии двоичной единицы, указывая на то, что это является четвертым квадрантом. Это возвращает в исходное состояние триггер 41, принуждая сигнал на линии 20 перейти в состояние двоичной единицы. Поскольку сигнал на выходе триггера 42 остается в состоянии двоичной единицы, соответственно отпирается элемент И 37 и сигнал на линии 22 переходит в состояние двоичного нуля, Соответственно

13 1093264 рается семнадцатая линия. Основной счетчик адресов 2 продолжает работать во время оставшейся части второго квадранта,в конце которого запускается линия связи. Нужно заметить, что семнадцатая и восемнадцатая линии являются оставшимися двумя среднескоростными, которые могут быть запущены во время первого квадранта. Линии с девятнадцатой по двад- 1р цать шестую являются первыми восемью медленными линиями, Как будет видно, остальные восемь медленных линий адресованы в конце четвертого квадранта. 15

В конце. второго квадранта, если имеются высокоскоростные или среднескоростные линии, счетчик неполного сканирования 3 адресует память 10 и основной счетчик 2 останавливается 2п на адресе "27". Это происходит потому, что триггер 41 включен. Триггер

41 включается, так как элемент И 29 отпирается сигналами на линиях 26 и

27, которые указывают, что это второй 25 квадрант; сигнал на линии 25 указывает, что это конец квадранта, и сигнал на первом выходе узла 28 указывает, что все линии не являются медленными. Поскольку сигнал на ли- 5п нни 20 находится в состоянии двоичного нуля, это запирает элемент И 36 и соответственно состояние сигнала на линии 18 является состоянием двоичного нуля, тем самым останавливаю" щим основной адресный счетчик 2.Следовательно, в начале третьего квадранта счетчик неполного сканирования 3 запускается через элемент И 7 для адресования памяти 10. Основной адресный счетчик остановлен. Когда отсчет синхронизирующих импульсов осуществляется от 33 до 48, то счетчик 3 неполного сканирования и счетчик 4 среднего быстродействия приращиваются от единицы до шестнадцати, н то время как основной адресный счетчик 2 остановлен на отсчете 27.

Линии, запущенные счетчиком неполно- . го сканирования 3, являются высокоскоростными и первыми десятью среднескоростными линиями, В конце третьего квадранта элемент И 30 снова открывается, поскольку самой быстродействующей линией

55 является высокоскоростная и поскольку это является концом третьего квадранта, тем самым устанавливается триггер 41 и сигнал на линии ?0

1(93264

16 при единичных сигналах на линиях 22 и 20 элемент И 8 отпирается и позволяет счетчику среднего быстродействия 4 адресовать память 10. В то время, когда элемент И 8 отпирается, сигнал на линии 19 переходит в состояние двоичной единицы, разрешая работу счетчика 4. Это происходит потому, что состояние двоичного нуля сигнала на линии 22 запирает элемент

1О

И 38, вызывая появление состояния двоичной единицы на выходе элемента

" НЕ 45. Следовательно, после того как опознано, что следующей линией не является высокоскоростная, в четвертом квадранте избирается счетчик 4 среднего быстродействия и о« адресует семнадцатую и восемнадцатую среднескоростные линии. Одновременно счетчик неполного сканирования 3 прибавляет к отсчету 8 соответствующие 56 синхронизирующих импульсов.

Таким образом счетчик 4 среднего быстродействия остановлен в конце третьего квадранта, тем самым позво25 ляя счетчику 3 адресовать оставшиеся две среднескоростные линии в четвертом квадранте.

Когда опознано, что следующей линией, предназначенной для запуска, не является ни высокоскоростная ни среднескоростная линия, т.е. следующей линией является медленная, триггер 42 возвращен в исходное состоя35 ние сигналом на линии 23, тем самым запирая элемент И 37 для получения состояния двоичной единицы сигнала на линии 22 и соответственно отпирая элемент И, так что основной адресный счетчик 2 может адресовать память 10.

В это время сигнал на линии 18 находится в состоянии двоичной единицы, позволяя счетчику срецнего быстродействия 4 продолжать приращение совместно с счетчиком 3 неполного сканирования и основным адресным счетчиком 2. Поскольку счетчик 2 является включенным, оставшиеся восемь медленных линий запускаются во время оставшейся части четвертого квадранта.

Следовательно, комбинация высокоскоростных, среднескоростных и медленных линий в данной системе может быть сканирована или запущена при полном цикле сканирования приращением трех счетчиков, подсоединенньл, для адресования памяти 10, под управлением блока управления 14 в ответ на сигнал узла 28 фиксации скорости линии, которые являются предварительно установленными для отдельной схемы устройства, сигналы узла фиксации скорости следующей линии, которая может изменяться.

Таким образом, данное изобретение позволяет упростить устройство и повысить коэффициент использовачия оборудования.

1093264

Nut.2

Тираж 699 Подписное

ВНИИПИ Государственного комитета СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Заказ 3300/47

Филиал ППП "Патент", г. Ужгород, ул, Проектная, 4

Составитель И.Хазова

Редактор О.Колесникова Техред С.Мигунова Корректор В.Синицкая