Преобразователь двоичного кода в двоично-десятичный

 

ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО КОДА В ДВОИЧНО-ДЕСЯТИЧ№1Й, содержащий регистр двоичного числа, шифратор, распределитель импульсов, состоящий из последовательно соединенных элементов управляемой задержки, группы элементов И, группу из (п- 1)-го элемента ИЛИ, где пчисло групп элементов И, двоично-десятичный сумматор , входы которого соединены с соответствующими выходами шифратора, входы которого соединены с выходгиии элементов ,И групп.- первые входы эле .ментов И j-й группы (:j 2-п) соединены с ( j-l)-M выходом распределителя импульсов, тактовый вход которого является входом пуска преобразователя и соединен с первыми входами элементов И первой группы, выходы группы тех разрядов регистра двоичного числа, значения весов которых не содержат единиц в одноименных разрядах, соединены с вторыми входами элементов И соответствующей группы, а выходы j-й группы.разрядов регистра двоичного числа соединены с входами ( j-l)-ro элемента ИЛИ группы, входы регистра двоичного числа и выходы двоичного сумматора являются соответственно информационными входами и выходами преобразователя , управляющий выход которого является выходом старшего разряда распределителя импульсов, отли (Л чающийся тем, что, с целью повышения его быстродействия., введен элемент ИЛИ, входы которого соединены с выходами первой группы разрядов регистра двоичного числа, а выход элемента ИЛИ соединен с управ ляющим входом первого элемента управляемой задержки распределителя импульсов, вход j-ro элемента управляемой задержки которого соединен с выходом ( j-l)-ro элемента ИЛИ группы.

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

1(5П С 06 Р 5/0 2

:,,ИЬ,Р 40 Щ Я, К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ (21) 3393546/18-24 (22) 15.02.82 (46) 07.03.84. Бюл. Р 9 (72) А.Л.Куракин и А.Г.Суворин (71) Опытно-конструкторское бюро океанологической техники института океанологии им. П.П.Ширшова (53) 681.325 (088.8) (56) 1. Автбрское свидетельство СССР

Р 637808, кл. G 06 F 5/02, 1978.

2. Авторское свидетельство СССР

9 851394, кл. 6 06 F 5/02, 1979 (прототип) . (54) (57) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНОГО

КОДА В ДВОИЧНО-ДЕСЯТИЧННЙ, содержащий регистр двоичного числа, шифратор, распределитель импульсов, состоящий из последовательно соединенных элементов управляемой задержки, группы элементов И, группу из (n- 1)-го элемента ИЛИ, где n — число групп элементов И, двоично-десятичный сумматор, входы которого соединены с соответствующими выходами шифратора, входы которого соединены с выходами элементов,И групп,- первые входы эле.ментов И j-й группы (j = 2-n) соединены с (j — 1)-м выходом распределителя импульсов, тактовый вход кото(19) SU (11) i А рого является входом пуска преобразователя и соединен с первыми входами элементов И первой группы, выходы группы тех разрядов регистра двоичного числа, значения весов которых не содержат единиц в одноименных разрядах, соединены с вторыми входами элементов И соответствующей группь., а выходы 1-й группы разрядов регистра двоичного числа соединены с входами (j-1)-го элемента ИЛИ группы, входы регистра двоичного числа и выходы двоичного сумматора являются соответственно информационными входами и выходами преобразователя, управляющий выход которого является выходом старшего разряда распределителя импульсов, о т л ич а ю шийся тем, что, с целью повышения его быстродействия, введен элемент ИЛИ, входы которого соединены с выходами первой группы разрядов регистра двоичного числа, а выход элемента ИЛИ соединен с управ ляющим входом первого элемента управ ляемой задержки распределителя импульсов, вход j-го элемента управляемой задержки которого соединен с выходом (j -1)-го элемента

ИЛИ группы.

1078422

Изобретение относится к автоматике и вычислительной технике и может быть использовано при построении преобразователей кодов.

Известен преобразователь двоичного кода в двоично-десятичный, содержащий регистр двоичного числа, распределитель импульсов, шифратор, двоично ;десятичный сумматор, элемент

И, первый вход каждого из которых соединен с соответствующим выходом регистра двоичного числа, а выходс соответствукщим входом шифратора, выходы которого соединены с входами двоично-десятичного сумматора, кроме того, в нем элементы И, перные входы которых соединены с теМи разрядами регистра двоичного числа дноичяодесятичные эквиваленты которых не имеют единиц в одних и тех же разрядах двоично-десятичного числа, объе- 20 дянены в группы, причем вторые входы элементов каждой группы соединены с соответствующими выходами распре делителя импульсов (11.

Недостаток известного преобразова-25 теля — низкое быстродействие, связанное с тем, что количество тактов опроса постоянно и не зависит от преобразуемого числа, так как распределитель импульсов генерирует по- Зр следовательность импульсов с интервалами времени, рассчитанными на максимально возможное преобразуемое число, Наиболее близким к предлагаемому 35 является преобразователь двоичного кода в двоично-десятичный, содержащий регистр двоичного числа, шифратор, двоично-десятичный сумматор, входы которого соединены с соответ- 4() ствукщими выходами шифратора, ðàñпределитель импульсов группы элементов И; выходы которых соединены с со.ответствукщими входами шифратора, первые входы элементов И каждой груп-.45 пы соединены с соответствующими выходами распределителя импульсов, а вторые входы элементов И каждой группы соединены с выходами тех разрядов регистра двоичного числа, значение весов которых не содержит единиц в одних и тех же разрядах, и группу из (n-. 1)-х элементов ИЛИ, где и -число групп элементов И, фйспределитель импульсон содержит пбследовательно соединенные генератор одиночных импульсов, (n-1)«й блок

J управляемой задержки и элемент задержки, выход которого является последним выходом распределителя импульсов, входы i-ro (i=1,2,...,6=1) 60 элемента ИЛИ соединены с вторыми входами И (1+1)-й группы, а выход

i-ro элемента ИЛИ соединен с управляющим входом i-го блока управляемой задержки (2). 65

Недостаток данного преобразователя состоит в относительно низком быстродействии, что связано с отсутствием анализа нулевого содержимого первой группы разрядов входного кода, т.е. для ряда кодов (а именно для всех кодов, не имеющих единиц в первой группе) добавочный такт является лишним, неоправданно задерживающим преобразование.

Цель изобретения — повышение быстродействия.

Ноставленная цель достигается тем, что в преобразователь двоичного кода в двоично-десятичный, содержащий регистр двоичного числа, шифратор, распределитель импульсов, состоящий из последовательно соеди ненных элементов управляемой задержки группы элементов И, группы из (n-1)-го элемента ИЛИ, где п-число групп элементов И, дноично-десятичный сумматор, входы которого соеди нены с соответствукщими выходами шифратора, входы которого соединены . с выходами .элементов И групп, первые входы элементов И j-й ггуппы (j=2-n) соединены с (j-1) -м выходом распределителя импульсов, тактовый вход которого является входом пуска преобразователя и соединен с первыми входами элементов И первой группы, выходы группы тех разрядов регистра двоичного числа, значения весов которых не содержат единиц в одноименных разрядах,. соединены с вторыми входами элементов И соответствующей группы, а выходы j-й группы разрядов двоичного числа соединены с входами (j-1)-ro элемента

ИЛИ группы, входы регистра двоичного числа и выходы двоично-десятичного сумматора являются соответствеино информационными входами и выходами преобразователя, упранляющий выход которого является выходом старшего разряда распределителя импульсов, дополнительно введен элемент ИЛИ, входы которого соединены с выходами первой группы разрядов регистра двоичного числа, а выход элемента ИЛИ соединен с управляющим входом первого элемента упранляемой задержки распределителя импульсов, вход j-ro элемента управляемой задержки которого соединен с выходом (j-1)-го элемента ИЛИ группь .

На чертеже приведена блок-схема предлагаемого устройства.

Устройство содержит распределитель 1 импульсов, группы элементов

И 2, регистр 3 двоичного числа, двоично-десятичный сумматор 4; группу элементов ИЛИ 5, элементы 6 управляемой задержки распределителя импульсов 1,,шифратор 7, вход.

1078422

8 пуска преобразования, управляющий выход 9 преобразователя, элемент ИЛИ 10, Преобразователь работает следующим образом, Преобразователь запускается подачей импульса на вход 8. B это время на входы элемента ИЛИ 10 воздействуютг выходы первой группы

1 двоичных разрядов так, что в случае отсутствия значащих единиц в первой группе на выходе первого элемента ИЛИ 10 будет сигнал логического нуля; Элемент б управляемой задержки работает таким образом, что при воздействии логического нуля импульс проходит с входа на выход элемента 6 без задержки.

Поэтому пги,отсутствии значащих единиц в опрашиваемой группе происходит мгновенный переход к опросу следукщей группы. Далее также импульс без задержки проходит через группы разрядов, в которых ино.ормация нулевая до тех пор,пока не будет опрошена та .группа, где есть ,хотя бы один значащий двоичный разряд. При.этом на выходе соответствующего элемента ИЛИ 5-группы будет логическая единица, воздействие которой на вход управления соответствующего элемента 6 управляемой задержки 6 вызывает задержку импульса на выходе элемента б на время, достаточиое для суммирования в сумматоре 4. После суммирования всех разрядов (по группам) на выходе 9 последнего элемента б возникает импульс конца преобразо10

Таким образом, в предлагаемом устройстве число тактов преобразования всегда равно числу групп, содержащих значащие двоичные разряды.

15 Время преобразования t„ предлагаемого устройства равно

1„, =Кт, где К вЂ” число групп двоичных разрядов, в которых есть значащие едини () цы (K< H) . Например, в случае нулевого кода готовность результата преобразования практически мгновенная.

В предлагаемом устройстве время преобразования меньше или равно

25 времени преобразования того же кода в известном. Выигрыш быстродействия имеет место при кодовых комбинациях с нулями в первой группе двоичных разрядов.

ВНИИПИ Закаэ 964у42 Тираж 699 Подписное

Филиал ППП Патент", r. Ужгород, ул. Проектная,4