Устройство для обнаружения ошибок

 

УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ ОШИБОК, содержащее tn -разрядный дешифратор сигнала, элемент НЕ и кодер , отличающеес я тем что, с целью повьлцения .достоверности информации, в него введен второй гп-разрядный дешифратор сигнала, мпад;шие разряды дешифраторов сигнала являются входами устройства, управ-ляющий вход первого дешифратора сигнала через элемент НЕ соединен со старшим разрядом второго дешифратора сигнала, выходы разрядов 2 (К ;--О , 1,2,,. . ,П1-2) первого и второго дешифраторов сигнала Соединены с соответствуюидами входами кодера. сл f2 -О fj -о /« W оII 05 СП 00 Х) 5 о-

(19) (11)

СОЮЗ СОВЕТСНИХ

СОЦИАЛИСТИЧЕСНИХ

РЕСПУБЛИН

3(51) G 08 С 25 00

ОПИСАНИЕ ИЗОБРЕТЕНИЯ

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР

ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ

Н ABTOPCHOMV СВИДЕТЕЛЬСТВУ (21) 3317096/18-24 (22) 10,07.81 (46) 07,01.84. Бюл, 9 1 (72) В.Б, Диденко . (71) Донецкое отделение Института Гипроуглеавтоматизация (53) 621.398(088.8) (56) 1. Авторское свидетельство СССР

)) 766032, кл. Н 04 Ь 25/40, 1978.

2. Авторское свидетельство СССР

)) 378933, кл. С 08 С 25/00, 1973 (прототип), (54)(57) УСТРОЙСТВО ДЛЯ ОБНАРУЖЕНИЯ

ОШИБОК, содержащее )п -разрядный дешифратор сигнала, элемент НЕ и кодер, отличающеес я тем что, с целью повышения достоверности информации, в него введен второй

m-разрядный дешифратор сигнала, млад:шие разряды дешифраторов сигнала являются входами устройства, управляющий вход первого дешифратора снгн ал а через элемент НЕ соединен со старшим разрядом второго дешифратора сигнала, выходы разрядов 2" (К =

=- 0,1,2,...,rn-2) первого и второго дешифраторов сигнала соединены с соответствующими входами кодера.

1065819

Заказ l1042/48

ВНИИПИ филиал ППП "Патент", г. Ужгород, ул. Проектная, 4

Устройство для обнаружения ошибок относится к средствам телемеханики и автоматики и может быть использовайо в устройствах формирования информации, а. также для контрольных операций, 5

Известно устройство дл я передачи и приема дискретных сигналон, содержащее кодер, сче тчик импульсов, элементы И, НЕ, ИЛИ fl), Недостатком является то, что из — 10 нестяое устройство выдает на выходе пакет ложных адресов при случайном возникновении двух и более команд на входе устройства.

Известно также устройство для 15 обнаружения ошибок декодированной ийформации, содержащее первый Ф-дешифратор, схему сонпадения, элемент

НЕ, кодер, эмиттерные повторители, усилители, инверторы и элементы ИЛИ (2), Однако указанное устройство не .обнаруживает ложные единицы во входном коде, что является недостатком устройстна, 25

Цель изобретения — повышение достоверности формирования информации.

Указанная цель достигается тем, что в устройство для обнаружения ошибок, содержащее tn -разрядный дешифратор сигнала, элемент НЕ и кодер, введен нторой пч -разрядный дешифратор сигнала, младшие разряды дешифраторов сигналов являются входами устройства, управляющий вход первого дешифратора сигнала через элемент НЕ соединен со старшим раз)рядом второго дешифратора сигнала, выходы разрядов 2 (К = О, 1, 2,...,m-2) первого и второго дешифраторов сигнала соединены с соответствующими 40 входами кодера.

На чертеже изображена схема предлагаемого устройства.

Устройство состоит из m --разрядных дешифраторов 1 и 2 сигнала, элементов HE 3 и 4, кодера 5. Входом устройства служат клеммы 6-11, ныходом — клеммы 12-14. Клемма 15 предназначена для расширения разрядности устройства. 50

Входные клеммы 6-11 соединены с (5-1) -разрядами дешифраторон 1 и 2, Выходы чисел 2" (числа 1, 2, 4) дешифраторов 1 и 2 сигнала соединены c соответствующими входами кодера 5.

Выход числа ноль первого дешифрато55 ра сигнала через элемент НЕ подключен к старшему (4 разряду) дешифратора 2. Первый выход (число О) дешифратора 2 через элемен г HE соединен с клеммой 2. 60 Устройство работает следующим образом.

В исходном состоянии на первом выходе (число О) дешифрато ров присутствует логическая 1, а на втором, третьем и пятом выходах (числа 1 „2, 4) — логический 0 .

Поэтому на входах кодера информации отсутствует, Появление одной единицы во входном коде воспринимается на соотнетствующем 2" выходе дешифратора, т.е. входной код без из— менений поступает на. вход кодера.

Найример, входной код имеет значение 010000, В этом случае на третьем выходе (число 2) дешифратора 1 воэ— никает логическая 1, а состояние числа 0 этого дешифратора изменится на противоположное. Поэтому на входе

8 разряда дешифратора 2 появляется логическая 1, что переводит дешифратор в состояние логической 1 на выходе числа 8 (K)e-2) . Таким образом, на выходах кодера устанавливается код 010000.

Появление более одной единицы во входном коде нарушает работу кодера

5, Устройство обнаруживает и исправляет ошибки на входном коде. Напри-мер, при появлении на входе устройства одного иэ кодов 010100, 010110, 010111, на выходе дешифраторов всегда устанавливается код 010000, так как дешифратор 2 устанавливается первым дешифратором 1 через элемент

HE 3 н состояние, которое кодером 5 не используется (K>tn — 2).

Появление дополнительных единиц на входах перного дешифратора 1 переводит оба дешифратора в состояния, которые также кодером 5 не используются, Например, при входном коде 011000, на выходе дешифраторов устанавливается код 000000, В данном слугчае устройство обнаружинает и запрещает кодирование недосговерной,информации.

Таким образом, внедение дополнительного дешифратора и связей с первым дешифратором повышает достоверность информации.

При использовании предлагаемого устройства расширяется область применения дешифраторов. Кроме того, устройство реализуется на микросхемах средней интеграции (например, К 176ИЛ1), что повышает его надеж1 ность, а объединение выходов чисел дешифраторо в, и споль зуемых кодером, через злемен т ИЛИ поз нолит сформировать сигнал ошибки во входном коде.

Клемму 2 можно использовать в качестве иници ати нного си гн ала и сточни ка информации,что расширяет функциональные EIGзможности vcTpoAcTB.

Тираж 571 Подписное